-
Patent Agency Ranking
公开(公告)号：CN100566173C
公开(公告)日：2009-12-02
申请号：CN200410059791.1
申请日：2004-06-23
Applicant: 株式会社瑞萨科技 , 株式会社瑞萨LSI设计
CPC classification number: H03L7/0812 , H03L7/081 , H03L7/0996 , H03L7/23 , H03L7/235
Abstract: 在该谱扩散时钟发生电路中，DLL电路(8)使来自VCO(7)的振荡时钟信号(CLKO)延迟，输出相位各不相同的10个延迟时钟信号(CLKD1～CLKD10)。选择器(9)从10个延迟时钟信号(CLKD1～CLKD10)中选择任一个并输出选择时钟信号(CLKS)。控制电路(3)控制选择器(9)的信号选择动作。反馈分频电路(10)按分频比N对选择时钟信号(CLKS)进行分频，生成比较时钟信号(CLKC)。由此，可以微调比较时钟信号(CLKC)的相位。进而，可以实现能进行高精度频率调制的谱扩散时钟发生电路。
-
公开(公告)号：CN1573681A
公开(公告)日：2005-02-02
申请号：CN200410061692.7
申请日：2004-06-24
Applicant: 株式会社瑞萨科技 , 株式会社瑞萨LSI设计
CPC classification number: G06F7/588 , G11C29/36 , G11C2029/3602
Abstract: 在本随机数产生装置的环形振荡器(12)中，EX－OR门(21)和4个反相器(22)形成环路。该环路在启动信号为“L”电平时成为稳定状态，在启动信号为“H”电平时成为振荡状态。响应于比环路的延迟时间短的脉冲宽度的启动信号，在输出节点(N1～N5)依次产生作为在“H”电平与“L”电平之间的不确定状态的亚稳态。亚稳态的波形随时间推移而逐渐变小并消失。由于亚稳态的寿命不能控制，所以亚稳态消失的节点是随机的。为此，计数器(13)的输出信号成为依赖于亚稳态的寿命的真随机数数据。因此，能够实现小型且功耗小、性能高的随机数产生装置。
-
公开(公告)号：CN1525431A
公开(公告)日：2004-09-01
申请号：CN200310120707.8
申请日：2003-11-28
Applicant: 株式会社瑞萨科技 , 株式会社瑞萨LSI设计
Inventor： 松本诚之
IPC: G09G5/18
CPC classification number: G09G5/003 , G09G2340/12
Abstract: 本发明的屏幕显示装置中设有：按每个OSD显示块设定OSD显示用的数据的OSD RAM(1a、1b)；由CPU(4)传送设定于OSD RAM(1a、1b)中的数据的存储器总线(11)；以及为进行OSD显示，传送设定于OSD RAM(1a、1b)中的数据的OSD局部总线(12)；通过切换开关(2a、2b)，在OSD RAM(1a、1b)中交互地设定数据，并将设定的数据从OSD RAM(1a、1b)交互地向OSD局部总线(12)传送。从而，在高频率的OSD显示用时钟上也能正常地进行OSD显示。
-
公开(公告)号：CN100399261C
公开(公告)日：2008-07-02
申请号：CN200410061692.7
申请日：2004-06-24
Applicant: 株式会社瑞萨科技 , 株式会社瑞萨LSI设计
CPC classification number: G06F7/588 , G11C29/36 , G11C2029/3602
Abstract: 在本随机数产生装置的环形振荡器(12)中，EX-OR门(21)和4个反相器(22)形成环路。该环路在启动信号为“L”电平时成为稳定状态，在启动信号为“H”电平时成为振荡状态。响应于比环路的延迟时间短的脉冲宽度的启动信号，在输出节点(N1～N5)依次产生作为在“H”电平与“L”电平之间的不确定状态的亚稳态。亚稳态的波形随时间推移而逐渐变小并消失。由于亚稳态的寿命不能控制，所以亚稳态消失的节点是随机的。为此，计数器(13)的输出信号成为依赖于亚稳态的寿命的真随机数数据。因此，能够实现小型且功耗小、性能高的随机数产生装置。
-
公开(公告)号：CN1574641A
公开(公告)日：2005-02-02
申请号：CN200410059791.1
申请日：2004-06-23
Applicant: 株式会社瑞萨科技 , 株式会社瑞萨LSI设计
CPC classification number: H03L7/0812 , H03L7/081 , H03L7/0996 , H03L7/23 , H03L7/235
Abstract: 在该谱扩散时钟发生电路中，DLL电路(8)使来自VCO(7)的振荡时钟信号(CLKO)延迟，输出相位各不相同的10个延迟时钟信号(CLKD1～CLKD10)。选择器(9)从10个延迟时钟信号(CLKD1～CLKD10)中选择任一个并输出选择时钟信号(CLKS)。控制电路(3)控制选择器(9)的信号选择动作。反馈分频电路(10)按分频比N对选择时钟信号(CLKS)进行分频，生成比较时钟信号(CLKC)。由此，可以微调比较时钟信号(CLKC)的相位。进而，可以实现能进行高精度频率调制的谱扩散时钟发生电路。
-
-
-
-
Search Results
5
records
(took 0.029 seconds)
