-
公开(公告)号:JP2013020631A
公开(公告)日:2013-01-31
申请号:JP2012188538
申请日:2012-08-29
Applicant: Ati Technologies Inc , エーティーアイ テクノロジーズ ユーエルシー
Inventor: BLEIWEISS AVI I , BARON GERARD S
CPC classification number: G06F17/5009 , A63F13/00 , A63F2300/203 , A63F2300/64 , A63F2300/643
Abstract: PROBLEM TO BE SOLVED: To provide a method, computer program product, and system for performing physical simulations on at least one graphics processor unit (GPU).SOLUTION: The method includes the following steps. First, data representing physical attributes associated with at least one mesh are stored into a plurality of memory arrays to set up a linear system of equations that governs motion of the at least one mesh depicted in a scene. Then, computations are performed on the data in the plurality of memory arrays using at least one pixel processor to solve the linear system of equations for an instant of time, in which modified data representing the solution to the linear system of equations for the instant of time are stored in the plurality of data memories.
Abstract translation: 要解决的问题:提供一种用于在至少一个图形处理器单元(GPU)上执行物理模拟的方法,计算机程序产品和系统。 解决方案:该方法包括以下步骤。 首先,表示与至少一个网格相关联的物理属性的数据被存储到多个存储器阵列中,以建立一个管理场景中描绘的至少一个网格的运动的方程组的线性系统。 然后,使用至少一个像素处理器对多个存储器阵列中的数据执行计算,以解决瞬时时间的线性方程组,其中表示对于线性方程组方程 时间被存储在多个数据存储器中。 版权所有(C)2013,JPO&INPIT
-
公开(公告)号:JP2004310700A
公开(公告)日:2004-11-04
申请号:JP2003129584
申请日:2003-04-01
Applicant: Ati Technologies Inc , Elpida Memory Inc , エイティアイ テクノロジーズ インコーポレイテッド , エルピーダメモリ株式会社
Inventor: JOSEPH MACRI , DRAPKIN OLGE , TEMKINE GRIGORI , NAGASHIMA OSAMU
IPC: G06F12/00 , G11C11/401
Abstract: PROBLEM TO BE SOLVED: To prevent reduction of efficiency of data transfer caused by a large number of transitions in a signal level. SOLUTION: A current word is compared with a preceding word of N bits, and the number of bit transitions each from a low level value to a high level value, or contrarily from the high level value to the low level value is discriminated. When the number of the transitions is more than N/2, current bits are inverted. So as not to make an extra bit accompany a data byte for display of presence/absence of the inversion, a data mask pin normally unused in writing operation is practically used in order to send the inverted bits. COPYRIGHT: (C)2005,JPO&NCIPI
-
3.
公开(公告)号:JP2003223785A
公开(公告)日:2003-08-08
申请号:JP2002375804
申请日:2002-12-26
Applicant: ELPIDA MEMORY INC , ATI TECHNOLOGIES INC
Inventor: NAGASHIMA YASUSHI , MACRI JOSEPH DOMINIC
IPC: G11C11/401 , G11C7/10 , G11C7/22 , G11C11/407 , G11C11/4076 , G11C11/4097
Abstract: PROBLEM TO BE SOLVED: To provide a DRAM device which can operate at higher speed and also realize miniaturization. SOLUTION: Two types of command interval specifications are defined as first and second command interval specifications. The first command interval specification is defined as the relationship between a preceding command and a following command that are issued for the same bank, while the second command interval specification is defined as the relationship between a preceding command and a following command that are issued for different banks, respectively. As for the second command interval specification, since target banks are different between a preceding command and a following command, the following command is executed during the column circuits precharge after the preceding command. Therefore, in the case of the second command interval specification, a command interval is substantially shortened. In addition, pairs of banks are defined as bank pairs, and are applied the first and the second command interval specifications, so that the DRAM device is small-sized. COPYRIGHT: (C)2003,JPO
-
公开(公告)号:JP2012099153A
公开(公告)日:2012-05-24
申请号:JP2012028709
申请日:2012-02-13
Applicant: Ati Technologies Inc , エーティーアイ テクノロジーズ ユーエルシー
Inventor: BLEIWEISS AVI I , BARON GERARD S
CPC classification number: G06F17/5009 , A63F13/00 , A63F2300/203 , A63F2300/64 , A63F2300/643
Abstract: PROBLEM TO BE SOLVED: To provide a graphics processor.SOLUTION: This invention is directed to a method, a computer program product and a system for performing physical simulation on at least one graphics processor unit (GPU). The method comprises the following steps; data showing a physical attribute related to at least one mesh, set a linear equation system controlling movement of at least one mesh described in a scene by being stored in multiple memory arrays; the linear equation system for time is solved by calculating the data in the multiple memory arrays using at least one pixel processor; and then the changed data showing a solution for the linear equation for time are stored in multiple data memories.
Abstract translation: 要解决的问题:提供图形处理器。 解决方案:本发明涉及一种用于在至少一个图形处理器单元(GPU)上执行物理模拟的方法,计算机程序产品和系统。 该方法包括以下步骤: 显示与至少一个网格相关的物理属性的数据,通过存储在多个存储器阵列中来设置控制在场景中描述的至少一个网格的移动的线性方程式系统; 通过使用至少一个像素处理器计算多个存储器阵列中的数据来解决时间线性方程系统; 然后将显示用于时间的线性方程式的解的变化数据存储在多个数据存储器中。 版权所有(C)2012,JPO&INPIT
-
5.
公开(公告)号:JP2010118087A
公开(公告)日:2010-05-27
申请号:JP2010048024
申请日:2010-03-04
Applicant: Ati Technologies Inc , Elpida Memory Inc , エイティアイ テクノロジーズ インコーポレイテッド , エルピーダメモリ株式会社
Inventor: JOSEPH MACRI , DRAPKIN OLGE , TEMKINE GRIGORI , NAGASHIMA OSAMU
IPC: G06F12/00
Abstract: PROBLEM TO BE SOLVED: To prevent an efficiency of data transfer from deteriorating caused by large number of transitions in a signal level. SOLUTION: A current word is compared with a preceding word of N bits, to identify the number of the bit transitions from a low level value to a high level value, or reversely from the high level value to the low level value. The current bits are inverted when the number of the transitions is more than N/2. A data mask pin not used usually during writing operation for sending the inverted bits is utilized not to make an extra bit go with a data bite for displaying the presence of the inversion. COPYRIGHT: (C)2010,JPO&INPIT
Abstract translation: 要解决的问题:为了防止由信号电平中的大量转换引起的数据传输效率降低。 解决方案:将当前字与N位的前一个字进行比较,以识别从低电平值到高电平值的位转换的数量,或者从高电平值反向到低电平值。 当转换次数大于N / 2时,当前位被反转。 通常在用于发送反相位的写入操作期间不使用的数据掩码引脚不被用于显示反转的存在的数据咬入额外的位。 版权所有(C)2010,JPO&INPIT
-
公开(公告)号:JP2009525657A
公开(公告)日:2009-07-09
申请号:JP2008552920
申请日:2007-02-02
Inventor: エヌ.ヒュルヤルカー サミヤー , ヒリーズコ マーク , エー.カサス ロール
CPC classification number: H04N7/163 , H04N7/1675 , H04N21/4305 , H04N21/434 , H04N21/4344 , H04N21/4347 , H04N21/43853
Abstract: 受信器から、多重化されたビデオ・データ・パケットの多重化されたデータ・ストリームを受信するように構成された装置であり、多重化されたデータ・ストリームは、受信器によって受信された複数の入力・ビデオ・ストリームから作成されている。 装置は、POD(point-of-deployment)モジュールを使用して、多重化されたデータ・ストリームを復号化するように構成されたPODモジュール・コントローラと、復号モジュールに接続され、ビデオ・データ・パケットを、それぞれの出力ビデオ・データ・ストリームに分けるために、多重化されたデータ・ストリームを分離するように構成されたデマルチプレクサを含み、デマルチプレクサは、出力ビデオ・データ・ストリームのパケットが、タイミング情報に従ってタイム・スペーシングを有するために、多重化されたデータ・ストリームと関連付けられたタイミング情報を使用するようにさらに構成されている。
-
公开(公告)号:JP2007506327A
公开(公告)日:2007-03-15
申请号:JP2006526733
申请日:2004-09-20
Applicant: エーティーアイ インターナショナル エスアールエルAti International Srl , エーティーアイ・テクノロジーズ・インコーポレーテッドAti Technologies,Inc.
Inventor: イオアニス・コーラマニス , マキシム・スミルノフ , ミリフォジェ・アレクシク
IPC: H04N7/30 , G06T1/00 , G06T1/60 , G09G5/00 , G09G5/14 , G09G5/36 , G09G5/391 , H04M1/00 , H04M1/725 , H04N5/76 , H04N5/77 , H04N5/85 , H04N5/907 , H04N5/937 , H04N9/79 , H04N9/804
CPC classification number: H04N5/772 , G09G5/363 , G09G5/39 , H04N5/85 , H04N5/907 , H04N9/7921 , H04N9/8042 , H04N9/8047
Abstract: 本発明は、符号化映像フレームデータの複数部分を有する符号化映像フレームを含む映像入力信号を受信する第1のメモリ装置を含む携帯装置のグラフィックプロセッサを用いた画像処理方法及び装置を提供するものである。 第1のメモリ装置は、符号化映像フレームデータの複数部分の全てには満たない記憶容量を有する。 本方法及び装置はさらに第1のメモリ装置に結合したグラフィックプロセッサを含み、ここでグラフィックプロセッサは符号化映像フレームデータの第1の部分を受信して第1のグラフィック部分を生成する。 第2のメモリ装置が第1のグラフィック部分を受信し、この第1のグラフィック部分をその中に記憶する。 かくして、符号化映像フレームはグラフィックプロセッサに連動して第1のメモリ装置と第2のメモリ装置を用いて部分ごとに処理する。
-
公开(公告)号:JP2009505511A
公开(公告)日:2009-02-05
申请号:JP2008526252
申请日:2006-08-10
Inventor: トゥズニ アゼディン , シャオチャン マー
CPC classification number: H04L25/0204 , H04L25/022 , H04L25/0224 , H04L25/03006 , H04L27/2647 , H04L2025/03414
Abstract: 複数の実施形態の1つによる信号処理の方法は、受信信号の決定論的成分を推定することを含む。 この推定は、伝送路の推定応答に基づく。 推定された決定論的成分に基づいて、受信信号の非決定論的成分が推定される。 推定された非決定論的成分のなまった部分に基づいて、雑音推定が得られて、受信信号が、雑音推定に基づいて補正される。 別の実施形態による方法は、なまった位置における受信サンプルを算出されたモデルからの値に置換することを含む。
-
公开(公告)号:JP2012099152A
公开(公告)日:2012-05-24
申请号:JP2012028708
申请日:2012-02-13
Applicant: Ati Technologies Inc , エーティーアイ テクノロジーズ ユーエルシー
Inventor: BLEIWEISS AVI I , BARON GERARD S
CPC classification number: G06F17/5009 , A63F13/00 , A63F2300/203 , A63F2300/64 , A63F2300/643
Abstract: PROBLEM TO BE SOLVED: To provide a graphics processor.SOLUTION: This invention is directed to a method, a computer program product and a system for performing physical simulation on at least one graphics processor unit (GPU). The method comprises the following steps; data showing a physical attribute related to at least one mesh, set a linear equation system controlling movement of at least one mesh described in a scene by being stored in multiple memory arrays; the linear equation system for time is solved by calculating the data in the multiple memory arrays using at least one pixel processor; and then the changed data showing a solution for the linear equation for time are stored in multiple data memories.
-
10.
公开(公告)号:JP2004310969A
公开(公告)日:2004-11-04
申请号:JP2003129585
申请日:2003-04-01
Applicant: Ati Technologies Inc , Elpida Memory Inc , エイティアイ テクノロジーズ インコーポレイテッド , エルピーダメモリ株式会社
Inventor: JOSEPH MACRI , DRAPKIN OLGE , TEMKINE GRIGORI , NAGASHIMA OSAMU
IPC: G06F3/00 , G11C11/401 , G11C11/407 , H03K19/0175 , H04L25/02
Abstract: PROBLEM TO BE SOLVED: To prevent ringing and line reflections in a memory device. SOLUTION: N-MOS transistors each of which has an impedance of two to eight times of the characteristic impedance of the communication path in a memory device such as a DRAM or an SDRAM are provided in the memory device. These N-MOS transistors perform self-terminations by enabling or disabling the memory device so as to eliminate ringing and line reflections. COPYRIGHT: (C)2005,JPO&NCIPI
-
-
-
-
-
-
-
-
-