公开(公告)号：JP5562253B2

公开(公告)日：2014-07-30

申请号：JP2010542572

申请日：2009-01-13

Applicant: カルコム、テクノロジーズ、インコーポレイテッドQualcomm Technologies Inc.

Inventor： アール． ボイル、ケヴィン

IPC: H04B1/40 ,  H01Q1/50 ,  H03H7/40

CPC classification number: H04B1/0458 ,  H03F1/02 ,  H03F3/24 ,  H03H7/40 ,  H04B2001/045

公开(公告)号：JP5470538B2

公开(公告)日：2014-04-16

申请号：JP2012184233

申请日：2012-08-23

Applicant: カルコム、テクノロジーズ、インコーポレイテッドQualcomm Technologies Inc.

Inventor： アドリアヌス、ファン、ベゾーエイン

IPC: H03F1/56 ,  H03F3/24 ,  H04B1/04

CPC classification number: H03H7/38 ,  H04B1/0458 ,  H04B1/18

公开(公告)号：DE112008000067B4

公开(公告)日：2016-03-24

申请号：DE112008000067

申请日：2008-01-15

Applicant: QUALCOMM TECHNOLOGIES INC N D GES D STAATES DELAWARE

Inventor： DE JONGH MAURICE ,  VAN BEZOOIJEN ADRIANUS

IPC: H03H7/40 ,  B81B7/02 ,  H01G5/16

Abstract: Schaltbares Kondensatorarray (22), umfassend: mehrere Kondensatorzellen (34) parallel zwischen einem Eingang (30) und einem Ausgang (32), wobei jede Kondensatorzelle (34) mindestens einen MEMS-Schalter (38) zum Schalten der Kondensatorzelle (34) und mindestens einen Steuereingang zum Annehmen eines Steuersignals zum Schalten des oder jedes MEMS-Schalters (38) umfasst, wobei jede Zelle (34) einen jeweiligen Kapazitätswert aufweist, der der Kapazitätswert der Zelle ist, wenn die Zelle aktiviert ist, wobei die Kapazitätswerte so variieren, dass mindestens eine Zelle einen niedrigeren Kapazitätswert und mindestens eine Zelle einen höheren Kapazitätswert aufweist, wobei jede Zelle mit niedrigerem Kapazitätswert einen Kapazitätswert unter einem vorbestimmten Wert aufweist und jede Zelle mit höherem Kapazitätswert einen Kapazitätswert über dem vorbestimmten Wert aufweist; wobei die oder jede Kondensatorzelle (34) mit niedrigerem Kapazitätswert mindestens zwei MEMS-Schalter (38) enthält, die in Reihe zwischen dem Eingang (30) und dem Ausgang (32) verschaltet sind, wobei jeder dieser mindestens zwei MEMS-Schalter (38) der Kondensatorzelle (34) seriell mit jedem der anderen MEMS-Schalter (38) der Kondensatorzelle (34) gekoppelt ist.

公开(公告)号：IN441MUN2015A

公开(公告)日：2015-09-11

申请号：IN441MUN2015

申请日：2015-03-03

Applicant: QUALCOMM TECHNOLOGIES INC

Inventor： BOUCARD PHILIPPE ,  LECLER JEAN JACQUES ,  BOUTILLIER BORIS

IPC: G06F13/00 ,  G06F13/42

Abstract: The invention is a transaction interface protocol wherein the interface protocol has a transaction identifier signal in each of the request and response channels. It is used between a target network interface unit (NIU) master and an initiator NIU slave that are directly connected through a transaction interface. The target NIU response channel uses the transaction ID signal to identify the entry in a context array associated with the corresponding request. The coupling of target NIU and initiator NIU enable the formation of an on chip interconnect comprising multiple network on chip (NoCs) wherein the topology of the interconnect is simpler smaller faster and has lower latency.

公开(公告)号：IN3083CHN2014A

公开(公告)日：2015-07-03

申请号：IN3083CHN2014

申请日：2014-04-24

Applicant: QUALCOMM TECHNOLOGIES INC

Inventor： MOLL LAURENT RENE ,  LECLER JEAN JACQUES

IPC: G06F12/00 ,  G06F12/08

Abstract: An improved cache coherency controller method of operation and system of such is provided. Traffic from coherent agents to shared targets can flow on different channels through the coherency controller. This improves quality of service for performance sensitive agents. Furthermore data transfer is performed on a separate network from coherency control. This minimizes the distance of data movement reducing congestion for the physical routing of wires on the chip and reduces the power consumption for data transfers.

公开(公告)号：IN1023MUN2014A

公开(公告)日：2015-05-01

申请号：IN1023MUN2014

申请日：2014-05-28

Applicant: QUALCOMM TECHNOLOGIES INC

Inventor： MARTIN PHILIPPE ,  PROBELL JONAH ,  LECLER JEAN JACQUES

IPC: G06F11/00

Abstract: A system and method are disclosed for error corrected data transmission using an error detection and retry scheme. Data frames are sent from a transmitting chip to a receiving chip either formatted as PHITs or combined compressed and formatted as ePHITs. The ePHIT formatting includes hashing one or more CRC with a sequence number that is generated in the receiver. Upon error detection a retry operation may retransmit the data in a different format than the original transmission.

公开(公告)号：BR112019005755A2

公开(公告)日：2019-06-11

申请号：BR112019005755

申请日：2017-09-18

Applicant: UNIV YONSEI IACF ,  QUALCOMM TECHNOLOGIES INC

Inventor： BYUNG KYU SONG ,  JUNG PILL KIM ,  SEONG-OOK JUNG ,  SEUNG HYUK KANG ,  TAEHUI NA

IPC: G11C7/06 ,  G11C7/08 ,  G11C11/16

Abstract: são providos amplificadores de detecção (sas) de corrente travada (clsas) de zona morta de detecção zero (zs) de cancelamento de compensação (oc) (oczs-sas) de transistor de semicondutor de óxido metálico (mos), para detecção de voltagens diferenciais. um oczs-sa é configurado para amplificar as voltagens diferenciais de entrada de dados e de referência, recebidas com uma voltagem de compensação de amplificador de detecção menor para fornecer margem de detecção maior entre estados de armazenamento diferentes de célula(s) de bits de memória. o oczs-sa é configurado para cancelar as voltagens de compensação de transistores de entrada e de entrada de complemento, e manter os transistores de entrada e de entrada de complemento em seus estados ativados durante as fases de detecção, de modo que a detecção não seja realizada em suas zonas mortas quando sua voltagem de porta para fonte (vgs) estiver abaixo de suas respectivas voltagens de limiar. em outros aspectos, capacitores de amplificadores de detecção são configurados para armazenar diretamente as voltagens de entrada de dados e de referência nas portas de transistores de entrada e de entrada de complemento durante fases de captura de voltagem para evitar área de leiaute adicional que de outra forma seria consumida com circuitos de capacitor de detecção, adicionais.

公开(公告)号：GB2506750B

公开(公告)日：2015-03-04

申请号：GB201315339

申请日：2013-08-29

Applicant: QUALCOMM TECHNOLOGIES INC

Inventor： MOLL LAURENT ,  LECLER JEAN-JACQUES

IPC: G06F12/08 ,  G06F12/0815 ,  G06F12/0831

公开(公告)号：TWI549039B

公开(公告)日：2016-09-11

申请号：TW100110334

申请日：2011-03-25

Applicant: 高通科技股份有限公司 ,  QUALCOMM TECHNOLOGIES, INC.

Inventor： 裘哈拉波卡 亞修托許 拉文卓拉 ,  JOHARAPURKAR, ASHUTOSH RAVINDRA ,  陳 派翠克 ,  CHAN, PATRICK ,  艾倫 大衛 ,  ALLEN, DAVID L. ,  威斯瓦那森 納塔拉珍 ,  VISWANATHAN, NATARAJAN

IPC: G06F3/044

CPC classification number: G06F3/0418 ,  G06F3/0412 ,  G06F3/044 ,  H03K17/96 ,  H03K17/962 ,  H03K2217/96062

公开(公告)号：TW201626197A

公开(公告)日：2016-07-16

申请号：TW105103379

申请日：2011-03-24

Applicant: 高通科技股份有限公司 ,  QUALCOMM TECHNOLOGIES, INC.

Inventor： 裘哈拉波卡 亞修托許 拉文卓拉 ,  JOHARAPURKAR, ASHUTOSH RAVINDRA ,  勒 珍 曹宣 ,  LE, JEAN CAUXUAN ,  威斯瓦那森 納塔拉珍 ,  VISWANATHAN, NATARAJAN ,  陳 派翠克 ,  CHAN, PATRICK

IPC: G06F3/044

CPC classification number: G06F3/0418 ,  G06F3/0416 ,  G06F3/044 ,  H03K17/96 ,  H03K2217/96062

Abstract: 一差動感測方案提供一種在入射雜訊存在下，決定於一觸控感應裝置上的一、或多個觸控事件的裝置。取代感測一個觸控感應通道(例如，一列、行、或單點觸控感測器)的是，一次取樣多點觸控感應通道。藉由同時取樣二個鄰近的通道以及進行差動測量，對二個通道為共同的雜訊可被消除。該差動感測方案是利用簡單的切換電容器AFE電路而實行。在每一個個別通道上的原先感測資料被恢復而成為沒有共用模式雜訊。該已恢復感測資料被用來決定一、或多個觸控事件的存在，以及如果存在的每一個觸控事件在該觸控感應裝置上的位置。

Abstract in simplified Chinese: 一差动传感方案提供一种在入射噪声存在下，决定于一触摸感应设备上的一、或多个触摸事件的设备。取代传感一个触摸感应信道(例如，一列、行、或单点触摸传感器)的是，一次采样多点触摸感应信道。借由同时采样二个邻近的信道以及进行差动测量，对二个信道为共同的噪声可被消除。该差动传感方案是利用简单的切换电容器AFE电路而实行。在每一个个别信道上的原先传感数据被恢复而成为没有共享模式噪声。该已恢复传感数据被用来决定一、或多个触摸事件的存在，以及如果存在的每一个触摸事件在该触摸感应设备上的位置。