中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

258 records (took 0.058 seconds)

    高域伝送用電気工学受動素子を埋め込んだプリント回路基板
    2.
    发明专利
    高域伝送用電気工学受動素子を埋め込んだプリント回路基板 有权
    印刷电路板具有嵌入高频带传输的电气工程无源元件

    公开(公告)号：JP2014534642A

    公开(公告)日：2014-12-18

    申请号：JP2014541357

    申请日：2012-11-09

    Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation ,  デュヴァネンコ,ウラジミールDUVANENKO,Vladimir

    Inventor： デュヴァネンコ，ウラジミール

    IPC: H05K3/46 ,  H05K1/02 ,  H05K3/00

    CPC classification number: H05K1/0216 ,  H05K1/0245 ,  H05K1/0251 ,  H05K1/116 ,  H05K1/182 ,  H05K3/00 ,  H05K2201/09781 ,  Y10T29/49146

    Abstract: 導電層又は信号層を間に有する複数の非導電層を具えるプリント回路基板(PCB)が提供されている。このPCBは、複数の非導電層及び導電層又は信号層に亘る第1の導電ビア、並びに、複数の非導電層及び導電層又は信号層に亘る第2の導電ビアを具え、第2の導電ビアが、第1の導電ビアと平行に配置されている。埋め込み型の電気−光学受動素子も設けられており、これは、第1の導電ビアと第2の導電ビアに直交して、これらのビアの間に延在する。埋め込み型の電気−光学受動素子は、プリント回路基板の第1の深さに配置されており、この第1の深さは、入射電磁波反射されてプリント回路基板に戻り、正又は負の電磁干渉を作ることによって、第1の導電ビア中の電気信号を強化する又は減衰させるように選択されている。【選択図】図5

    Abstract translation: 提供印刷电路板，其包括多个导电层或一个信号层（PCB）之间具有非导电层的。 该PCB包括：在多个非导电层和所述导电层或所述信号层的第一导电通孔，并包括在多个非导电层和所述导电层或信号层，一第二导电的第二导电通孔 通孔被布置成平行于所述第一导电过孔。 可植入电 - 还提供了一种光学无源元件，其是垂直于通过第一导电和第二导电通孔，所述通孔之间延伸。 可植入的电 - 光学无源元件被设置在印刷电路板的第一深度，所述第一深度是入射的电磁波反射回所述印刷电路板，正的或负的电磁干扰 通过使，它被选择为或阻尼，以增强在所述第一导电过孔的电信号。 点域5

    ２重直径のスルーホールエッジトリミングを使用する分割スルーホール形成の方法
    3.
    发明专利
    ２重直径のスルーホールエッジトリミングを使用する分割スルーホール形成の方法 审中-公开
    将所述贯通孔形成方法，该方法采用双直径的通孔边缘修整

    公开(公告)号：JP2016528742A

    公开(公告)日：2016-09-15

    申请号：JP2016536392

    申请日：2014-08-19

    Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation

    Inventor： ワード トーマス，ダグラス ,  ワード トーマス，ダグラス ,  スティーヴ イケタニ，シンイチ ,  スティーヴ イケタニ，シンイチ

    IPC: H05K3/42

    CPC classification number: H05K3/427 ,  H05K3/0026 ,  H05K3/0047 ,  H05K2201/09845 ,  H05K2203/0207 ,  Y10T29/49165

    Abstract: 最小信号劣化でプリント回路基板(PCB)の利用を最大化するためのコスト効果的かつ効率的な方法が提供される。方法は、導電材料をビアショルダー(すなわち、ドリル加工された2重直径の孔の境界のリム)でトリミングするためのビア構造内で異なる直径のドリルを利用することで、メッキビア構造内で導電材料の形成を制御することによって、分割ビア構造を電気的に絶縁する工程を含む。トリムされた部分はビア構造中で空間となり、電気的に絶縁されたメッキスルーホール(PTH)セグメントを可能とする。ビア構造内のトリムされたリムの1つ以上の領域は、ビア構造中に1つ以上の空間を作るため、多段状の直径の孔を形成するために使用される。その結果、ビア構造内での導電材料の形成は、電気信号の送信のために必要なそれらの領域に限定される。【選択図】図12B

    Abstract translation: 成本有效的和有效的方式以最大化所述印刷电路板（PCB）具有最小信号衰减的利用率提供。 方法，通过肩部所述导电材料通过使用内的不同直径的钻头的通孔结构在Mekkibia结构（即，轮辋边界钻出的孔的直径加倍），用于微调，导电材料 通过控制形成，包括通过结构电绝缘步骤分裂。 修整部分通孔结构，这可以通过孔（PTH），其是绝缘的节段被电镀变得空间。 修剪是轮辋的一个或多个区域是在通孔结构中的通孔结构被用于形成在所述多级直径的孔，以创建一个或多个空格。 其结果是，在形成通孔结构在所述导电材料的被限制到所需的电信号的传输的领域。 点域12B

    印刷回路基板用セグメントビアの形成方法
    5.
    发明专利
    印刷回路基板用セグメントビアの形成方法 审中-公开
    形成通过板的印刷电路部分的方法

    公开(公告)号：JP2017504193A

    公开(公告)日：2017-02-02

    申请号：JP2016540542

    申请日：2014-12-17

    Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation

    Inventor： イケタニ，シンイチ ,  ケルステン，デール

    IPC: H05K3/46 ,  H05K3/42

    CPC classification number: H05K3/429 ,  H05K2201/09645 ,  H05K2203/0713 ,  Y10T29/49165

    Abstract: 一またはそれ以上のセグメント化したビアを有する印刷回路基板(PCB)を形成する新規な方法が提供されている。この方法は、PCBにセグメント化したビアを形成する際に、めっき工程の後に触媒を除去する改良された方法を具える。無電解めっきを行った後、めっきレジスト上の過剰な触媒を、少なくとも亜硝酸塩又は亜硝酸イオン、及びハロゲンイオンを含む酸性溶液などの触媒除去剤を用いて除去する。あるいは、触媒除去剤は、アルカリ性過マンガン酸塩化合物溶液などの触媒レジスト用エッチング剤、又は、酸素、窒素、アルゴン、及びテトラフルオロメタンの少なくとも一つを含むプラズマガス、あるいは、これらのガスの少なくとも二つの混合物であってもよい。過剰な触媒を除去したのちに、スルーホールに電解めっきを行って、外側層回路又は信号トレースを形成する。すなわち、コア構造の導電フォイル/層の経路のエッチングである。【選択図】図11

    Abstract translation: 提供了一种形成具有一个或多个分段的通孔（PCB）上的印​​刷电路板的新方法。 这种方法是，在经由PCB形成分段，它包括在电镀工艺后去除催化剂的改进的方法。 非电解镀后，在镀过量催化剂抗蚀剂，至少亚硝酸盐或亚硝酸根离子，并通过使用催化剂除去剂，如含卤离子的酸性溶液中除去。 备选地，催化剂除去剂，催化剂抗蚀剂的蚀刻剂，例如碱性高锰酸盐化合物溶液，或氧气，氮气，氩气和等离子体气体包括四氟甲烷中的至少一种或至少这些气体的 或者它可以是这两者的混合物。 在除去过量的催化剂，并在通孔经受电解电镀，形成外层电路或信号迹线之后。 即，导电箔/芯结构的一个层的路径的蚀刻。 .The 11

    めっきレジストを用いたビア構造の同時で選択的なワイドギャップ分割
    6.
    发明专利
    めっきレジストを用いたビア構造の同時で選択的なワイドギャップ分割 有权
    选择性宽间隙使用电镀抗蚀剂经由结构通过同时分

    公开(公告)号：JP2016517173A

    公开(公告)日：2016-06-09

    申请号：JP2016503338

    申请日：2014-03-17

    Applicant: サンミナ コーポレーションSanmina Corporation ,  サンミナ コーポレーションSanmina Corporation

    Inventor： イケタニ，スティーヴ ,  ケルステン，デイル

    IPC: H05K3/46 ,  H05K1/11 ,  H05K3/42

    CPC classification number: H05K3/429 ,  H05K1/0251 ,  H05K1/115 ,  H05K2201/0187 ,  H05K2201/09536 ,  H05K2201/09645 ,  H05K2203/061 ,  H05K2203/0713 ,  Y10T29/49165

    Abstract: 第1誘電体層と、第1誘電体層内に選択的に配置された第1めっきレジストと、を有する多層プリント基板が提供される。第2めっきレジストが、第1誘電体層又は第2誘電体層内に選択的に配置されてもよく、第2めっきレジストは第1めっきレジストから隔てられる。第1誘電体層、第1めっきレジスト及び第2めっきレジストをスルーホールが貫通している。スルーホールの内面は、第1めっきレジスト及び第2めっきレジストの間の長さに沿った箇所を除いて導電材料によってめっきされている。これによって、第2ビアセグメントから電気的に絶縁された第1ビアセグメントを有する分割しためっきスルーホールを形成する。【選択図】図16

    Abstract translation: 第一介电层，一第一电镀抗蚀剂选择性地设置在第一介电层上，具有设置在多层印刷电路板。 第二电镀抗蚀剂可以被选择性地布置在所述第一介电层或第二介电层上，该第二电镀抗蚀剂从第一电镀抗蚀剂分离。 第一介电层，所述第一抗镀剂和第二电镀通孔贯通抗蚀剂。 所述通孔的内表面镀有除了沿着第一电镀之间的长度的点的导电性材料的抗蚀剂和第二抗镀剂。 从而形成通过分割具有经由段的第一被电从经由段所述第二绝缘孔镀敷。 .The 16

Patent Agency Ranking