비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법
    1.
    发明授权
    비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법 有权
    使用非线性数字到模拟转换器的频率合成器及其方法

    公开(公告)号:KR101658949B1

    公开(公告)日:2016-09-23

    申请号:KR1020150024207

    申请日:2015-02-17

    Abstract: 본발명은사인파의사분면생성정보를변환하여전체사인파를합성할경우발생되는오프셋오류및 하모닉왜곡을방지하여불요신호특성(Spurious Free Dynamic Range:SFDR)을개선할수 있도록한 비선형디지털아날로그변환기를이용한주파수합성장치및 방법에관한것으로, 한개 사분면에대한매핑데이터를이용하여파인세그먼트에대한전류를생성하는비선형 DAC 구성은그대로이용하되, 커서세그먼트에대한전류는이분면을이용하는형태로 DAC를구성한후 한개 사분면을이용하는방식의커스세그먼트정보를해석하여이를한 개이분면에대응하는커스세그먼트에대한정보를생성하는방식으로변환하여이용함으로써, 이분면을이용하는방식을적용함에도불구하고위상에따른진폭을코드로출력하는디코더구성은그대로활용할수 있어코드생성을위한복잡도증가나신규설계에대한부담을줄이면서도 MSB 천이 DAC 사용에따른문제점을해결할수 있는효과가있다.

    고속 전류 모드 로직 제어 장치 및 방법
    2.
    发明授权
    고속 전류 모드 로직 제어 장치 및 방법 有权
    用于控制快速电流模式逻辑的方法和装置

    公开(公告)号:KR101632037B1

    公开(公告)日:2016-06-20

    申请号:KR1020140149917

    申请日:2014-10-31

    Abstract: 고속전류모드로직제어장치및 방법이개시된다. 고속전류모드로직제어방법은복수레벨의활성화바이어스장치의제1 스위치가 on 상태이고, 제2 스위치가 off 상태인슬립모드인경우, 참조전류가복수레벨의활성화바이어스장치의제1 트랜지스터및 바이어스전압을결정하는제3 트랜지스터로흐르는단계, 제1 스위치가상기 off 상태이고, 제2 스위치가 off 상태인급속웨이크업모드인경우, 참조전류가제3 트랜지스터로흐르는단계, 제1 스위치가 off 상태이고, 제2 스위치가 on 상태인일반동작모드인경우, 참조전류가제2 트랜지스터및 제3 트랜지스터로흐르는단계와제1 스위치가 on 상태이고, 제2 스위치가 on 상태인빠른터닝오프모드인경우, 참조전류가제1 트랜지스터, 제2 트랜지스터및 제3 트랜지스터로흐르는단계를포함할수 있다.

    비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법
    3.
    发明公开
    비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법 有权
    使用非线性数字到模拟转换器的频率合成器及其方法

    公开(公告)号:KR1020160101509A

    公开(公告)日:2016-08-25

    申请号:KR1020150024207

    申请日:2015-02-17

    CPC classification number: H03L7/189 H03L7/06

    Abstract: 본발명은사인파의사분면생성정보를변환하여전체사인파를합성할경우발생되는오프셋오류및 하모닉왜곡을방지하여불요신호특성(Spurious Free Dynamic Range:SFDR)을개선할수 있도록한 비선형디지털아날로그변환기를이용한주파수합성장치및 방법에관한것으로, 한개 사분면에대한매핑데이터를이용하여파인세그먼트에대한전류를생성하는비선형 DAC 구성은그대로이용하되, 커서세그먼트에대한전류는이분면을이용하는형태로 DAC를구성한후 한개 사분면을이용하는방식의커스세그먼트정보를해석하여이를한 개이분면에대응하는커스세그먼트에대한정보를생성하는방식으로변환하여이용함으로써, 이분면을이용하는방식을적용함에도불구하고위상에따른진폭을코드로출력하는디코더구성은그대로활용할수 있어코드생성을위한복잡도증가나신규설계에대한부담을줄이면서도 MSB 천이 DAC 사용에따른문제점을해결할수 있는효과가있다.

    Abstract translation: 本发明涉及一种使用非线性数模转换器(DAC)合成频率的装置和方法,该非线性数模转换器(DAC)防止在转换正弦波的象限生成信息时产生的偏移误差和谐波失真以合成整个正弦波 以改善无杂散动态范围(SFDR)。 使用非线性DAC结构,使用一个象限的映射数据来生成细段的电流,而不改变。 一个DAC被构造为使用一半的粗线段的电流。 然后分析使用一个象限的粗分段信息,以使用生成关于对应于一半的粗分段的信息的方法来转换粗分段信息以使用该信息。 虽然使用了使用半部的方法,但是可以使用用于根据代码中的相位输出幅度的解码器结构,而不会改变以减少代码生成和新设计的复杂性增加的负担,并且解决由 使用MSB转换DAC。

    고속 전류 모드 로직 제어 장치 및 방법
    4.
    发明公开
    고속 전류 모드 로직 제어 장치 및 방법 有权
    用于控制快速电流模式逻辑的方法和装置

    公开(公告)号:KR1020160050840A

    公开(公告)日:2016-05-11

    申请号:KR1020140149917

    申请日:2014-10-31

    CPC classification number: H03K19/09432 H03K19/017

    Abstract: 고속전류모드로직제어장치및 방법이개시된다. 고속전류모드로직제어방법은복수레벨의활성화바이어스장치의제1 스위치가 on 상태이고, 제2 스위치가 off 상태인슬립모드인경우, 참조전류가복수레벨의활성화바이어스장치의제1 트랜지스터및 바이어스전압을결정하는제3 트랜지스터로흐르는단계, 제1 스위치가상기 off 상태이고, 제2 스위치가 off 상태인급속웨이크업모드인경우, 참조전류가제3 트랜지스터로흐르는단계, 제1 스위치가 off 상태이고, 제2 스위치가 on 상태인일반동작모드인경우, 참조전류가제2 트랜지스터및 제3 트랜지스터로흐르는단계와제1 스위치가 on 상태이고, 제2 스위치가 on 상태인빠른터닝오프모드인경우, 참조전류가제1 트랜지스터, 제2 트랜지스터및 제3 트랜지스터로흐르는단계를포함할수 있다.

    Abstract translation: 公开了一种用于控制快速电流模式中的逻辑的装置和方法,其可以防止寄生电容器的操作延迟,而不需要任何过多的芯片空间的电容器。 用于控制快速电流模式中的逻辑的方法包括以下步骤:允许参考电流流入多电平有源偏置器件的第一晶体管和用于在多电平有源偏置器件的第一开关处确定偏置电压的第三晶体管, 在睡眠模式下,电平有效偏置装置被接通并且第二开关被断开; 当第一和第二开关在快速唤醒模式下关断时,允许参考电流流入第三晶体管; 当第一开关断开并且第二开关在一般操作模式下接通时允许参考电流流入第二和第三晶体管; 并且当第一和第二开关以快速关断模式接通时允许参考电流流入第一至第三晶体管。

Patent Agency Ranking