公开(公告)号：KR1020060098684A

公开(公告)日：2006-09-19

申请号：KR1020050017927

申请日：2005-03-03

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: H01L27/04

CPC classification number: H01L27/0266 ,  H01L27/092 ,  H02H9/046

Abstract: 적은 면적과 동시에 양호한 ESD 특성을 가지는 집적회로 및 그 제조방법이 개시되어 있다. 본 발명은 소자 기능을 수행하는 트랜지스터들 및 ESD 보호 트랜지스터들의 면적을 작게하는 것과 동시에, ESD특성이 나빠지는 것을 방지하기 위하여 ESD 보호 트랜지스터인 NMOS트랜지스터의 드레인 영역에 능동소자인 PMOS트랜지스터를 삽입한다. NMOS 와 PMOS 트랜지스터는 인버터(Inverter) 로 연결되어 있어서, 정상동작시는 NMOS 및 PMOS 가 모두 턴온(On) 상태로 되어 있으나, ESD 상황에서는 NMOS 및 PMOS트랜지스터가 턴오프(Turn-Off)되어 PMOS트랜지스터 하단의 N웰을 통한 패스(Path)가 형성되어 큰 저항을 얻는 구조이다. 따라서 ESD 상황에서는 외부에서 들어오는 전류가 N웰을 통해서 지나므로, 필요한 저항을 N웰을 통해서 얻을 수 있다.
집적회로, ESD, 웰, 저항

公开(公告)号：KR1020120087113A

公开(公告)日：2012-08-06

申请号：KR1020120073213

申请日：2012-07-05

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: H01L27/04

Abstract: PURPOSE: A structure for preventing static electricity having low capacitance and high speed is provided to protect an internal device of an integrated circuit from an ESD(Electro static Discharge) phenomenon. CONSTITUTION: A gate of an NMOS(N-Channel Metal Oxide Semiconductor) transistor is connected to an integrated circuit to be protected. One side junction of the NMOS transistor is connected to a ground voltage terminal. An input terminal of an inverter is connected to the gate of the NMOS transistor. A PMOS(P-Channel Metal Oxide Semiconductor) transistor is connected between the NMOS transistor and an external bonding pad. The gate of the PMOS transistor is connected to an output terminal of the inverter.

Abstract translation: 目的：提供一种用于防止低电容和高速静电的结构，以保护集成电路的内部装置免受ESD（静电放电）现象的影响。 构成：NMOS（N沟道金属氧化物半导体）晶体管的栅极连接到要保护的集成电路。 NMOS晶体管的一侧结连接到接地电压端子。 反相器的输入端子连接到NMOS晶体管的栅极。 PMOS（P沟道金属氧化物半导体）晶体管连接在NMOS晶体管和外部焊盘之间。 PMOS晶体管的栅极连接到逆变器的输出端子。

公开(公告)号：KR1020060098047A

公开(公告)日：2006-09-18

申请号：KR1020050019255

申请日：2005-03-08

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: H01L21/28

Abstract: 칩의 위치에 전원에서의 거리에 무관하게 배선에서의 전압이 서로 동일하게 유지되도록, 전원의 배선을 서로 다른 곳에서 입력이 되도록 하고, 하나가 아닌 다수의 배선을 하며, 이들 전원의 배선 중간, 중간에 다수를 서로 연결하는 구조 칩의 위치에 전원에서의 거리에 무관하게 전원의 전압이 동일하도록 한다.
칩(chip), 전원, 배선

公开(公告)号：KR101369194B1

公开(公告)日：2014-03-11

申请号：KR1020050017927

申请日：2005-03-03

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: H01L27/04

Abstract: 적은 면적과 동시에 양호한 ESD 특성을 가지는 집적회로 및 그 제조방법이 개시되어 있다. 본 발명은 소자 기능을 수행하는 트랜지스터들 및 ESD 보호 트랜지스터들의 면적을 작게하는 것과 동시에, ESD특성이 나빠지는 것을 방지하기 위하여 ESD 보호 트랜지스터인 NMOS트랜지스터의 드레인 영역에 능동소자인 PMOS트랜지스터를 삽입한다. NMOS 와 PMOS 트랜지스터는 인버터(Inverter) 로 연결되어 있어서, 정상동작시는 NMOS 및 PMOS 가 모두 턴온(On) 상태로 되어 있으나, ESD 상황에서는 NMOS 및 PMOS트랜지스터가 턴오프(Turn-Off)되어 PMOS트랜지스터 하단의 N웰을 통한 패스(Path)가 형성되어 큰 저항을 얻는 구조이다. 따라서 ESD 상황에서는 외부에서 들어오는 전류가 N웰을 통해서 지나므로, 필요한 저항을 N웰을 통해서 얻을 수 있다.
집적회로, ESD, 웰, 저항

公开(公告)号：KR1020060102722A

公开(公告)日：2006-09-28

申请号：KR1020050024613

申请日：2005-03-24

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: H01L27/04

CPC classification number: G11C5/14 ,  H02J50/70 ,  H02M3/156

Abstract: 전원이나 신호의 거리에 무관하게 배선에서의 전압이 서로 동일하게 유지되도록, 전원이나 신호의 배선을 서로 다른 곳에서 입력이 되도록 하고, 하나가 아닌 다수의 배선을 하며, 이들 전원이나 신호의 배선 중간, 중간에 다수를 서로 연결하는 구조로 거리에 무관하게 전원이나 신호의 전압이 동일하도록 한다.
칩(chip), 전원, 신호, 배선

公开(公告)号：KR1020060098062A

公开(公告)日：2006-09-18

申请号：KR1020050019277

申请日：2005-03-08

Applicant: (주)제퍼로직

Inventor： 김지회

IPC: G01R19/00 ,  H03F3/45

CPC classification number: G01R19/165 ,  G01R19/10 ,  H03F3/45

Abstract: 서로 다른 두 신호 또는 전원의 전압차이를 증폭하여 외부의 측정 핀으로 출력을 내주어 이를 측정하도록 한다. 두 신호나 전원의 값이 동일하거나 작을 경우는 증폭된 값이 0V (영) 이거나, 기준치 이하의 값이 나올 것이며, 두 신호나 전원의 값이 차이가 많이 날 경우는 증폭된 값은 상당히 커지게 되는 데, 이를 측정하여 출력이 일정 값 이상 차이가 나는 지를 측정하도록 한다.
두 신호나 전원의 전압 차이가 많이 날 경우 내부의 동작상 문제가 나는 것이 명확한 칩(chip) 의 경우 내부의 동작을 거칠 필요 없이 두 신호 또는 전원의 전압차이만을 증폭하고 이를 간단히 측정하여, 더 이상의 불필요한 측정을 하지 않도록 한다.
칩(chip), 차동증폭기, 신호, 전원