半导体装置及其制造方法

    公开(公告)号:CN112640125A

    公开(公告)日:2021-04-09

    申请号:CN201880096916.8

    申请日:2018-10-10

    Inventor: 押野雄一

    Abstract: 一种沟槽栅型IGBT,具备:第1导电型的第1半导体区(10);第1导电型的第2半导体区(20),其配置在第1半导体区(10)的主面,并且杂质浓度比第1半导体区(10)高;第2导电型的第3半导体区(30),其配置在第2半导体区(20)的上表面,并且以沿着膜厚方向具有多个峰值的杂质浓度分布添加有杂质;以及第1导电型的第4半导体区(40),其配置在第3半导体区(30)的上表面。

    半导体装置和电子设备
    2.
    发明公开

    公开(公告)号:CN110190118A

    公开(公告)日:2019-08-30

    申请号:CN201810153665.4

    申请日:2018-02-22

    Abstract: 本申请实施例提供一种半导体装置和电子设备,该半导体装置包括:沟槽,其位于半导体衬底中;第一绝缘体,其填充所述沟槽的至少一部分;第二绝缘体,其位于所述第一绝缘体上部,与所述第一绝缘体共同填充所述沟槽;第一电极,其至少覆盖所述第二绝缘体的上表面,其中,所述第二绝缘体的至少所述上表面中磷的浓度低于所述第一绝缘体中磷的浓度。根据本申请,在电极和具有较高磷浓度的绝缘体之间设置具有较低磷浓度的绝缘体,由此,减少绝缘体中较高浓度的磷对电极的腐蚀,提高半导体装置的可靠性。

    半导体装置及其制造方法

    公开(公告)号:CN112640125B

    公开(公告)日:2024-03-19

    申请号:CN201880096916.8

    申请日:2018-10-10

    Inventor: 押野雄一

    Abstract: 一种沟槽栅型IGBT,具备:第1导电型的第1半导体区(10);第1导电型的第2半导体区(20),其配置在第1半导体区(10)的主面,并且杂质浓度比第1半导体区(10)高;第2导电型的第3半导体区(30),其配置在第2半导体区(20)的上表面,并且以沿着膜厚方向具有多个峰值的杂质浓度分布添加有杂质;以及第1导电型的第4半导体区(40),其配置在第3半导体区(30)的上表面。

    半导体装置和电子设备
    4.
    发明公开

    公开(公告)号:CN110190119A

    公开(公告)日:2019-08-30

    申请号:CN201810153683.2

    申请日:2018-02-22

    Abstract: 本申请实施例提供一种半导体装置和电子设备,该半导体装置包括:半导体衬底;第一掺杂区,其沿与形成于所述半导体衬底中的沟槽的宽度方向和深度方向都垂直的长度方向延伸;以及第二掺杂区,其形成于所述第一掺杂区中,所述第二掺杂区与所述长度方向垂直,被分离地设置。根据本申请,在半导体装置中,发射极区被分离地设置,从而减少从发射极区注入到半导体装置的基极区的载流子,因此,能够减缓半导体装置被锁定的情况,并且,改善半导体装置的负载短路容限特性。

Patent Agency Ranking