公开(公告)号：CN113540073A

公开(公告)日：2021-10-22

申请号：CN202110423684.6

申请日：2021-04-20

Applicant: 三星电子株式会社

Inventor： 白尚训 ,  孔贞顺 ,  都桢湖

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/10

Abstract: 提供了一种由一个或更多个半导体单元中的多个垂直场效应晶体管(VFET)实现的集成电路以及集成电路的布局方法，其中第一单元的一对第二垂直沟道结构和第二单元中的相邻的一对第一垂直沟道结构之间的距离与第一单元中的所述一对第一垂直沟道结构和邻近所述一对第一垂直沟道结构布置的一对第二垂直沟道结构之间的距离相同，第一单元的所述一对第二垂直沟道结构和第二单元中的所述相邻的一对第一垂直沟道结构均面对第一单元和第二单元之间的单元边界。

公开(公告)号：CN116741775A

公开(公告)日：2023-09-12

申请号：CN202310142892.8

申请日：2023-02-20

Applicant: 三星电子株式会社

Inventor： 孔贞顺 ,  姜明吉 ,  白尚训

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括基底上的N堆叠单元、缓冲单元和M堆叠单元，缓冲单元在N堆叠单元与M堆叠单元之间；有源图案，从N堆叠单元经由缓冲单元延伸到M堆叠单元；N堆叠沟道图案，在N堆叠单元的有源图案上；M堆叠沟道图案，在M堆叠单元的有源图案上；虚设沟道图案，在缓冲单元的有源图案上；N堆叠外延图案，在N堆叠沟道图案与虚设沟道图案之间；以及M堆叠外延图案，在M堆叠沟道图案与虚设沟道图案之间。N堆叠沟道图案包括堆叠的N个半导体图案。M堆叠沟道图案包括堆叠的M个半导体图案。N和M中的每个是2或更大的整数，并且M大于N。