提供增加的引脚接入点的集成电路及其设计方法

    公开(公告)号:CN115117052A

    公开(公告)日:2022-09-27

    申请号:CN202210130051.0

    申请日:2022-02-11

    Abstract: 公开了提供增加的引脚接入点的集成电路及其设计方法。所述集成电路包括:第一单元,所述第一单元包括在第一线路层中沿着第一轨迹在第一方向上延伸的第一下图案;以及第二单元,所述第二单元包括在所述第一线路层中沿着所述第一轨迹在所述第一方向上延伸的第二下图案,并且所述第二下图案与所述第一下图案相距所述第一线路层的最小间距或者更远,其中,所述第一下图案对应于所述第一单元的引脚,并且与所述第一下图案距所述第一单元与所述第二单元之间的边界相比,所述第二下图案距所述第一单元与所述第二单元之间的边界更远。

    包括不对称电力线的集成电路及其设计方法

    公开(公告)号:CN114361154A

    公开(公告)日:2022-04-15

    申请号:CN202111176640.4

    申请日:2021-10-09

    Abstract: 提供了一种集成电路及设计集成电路的方法。集成电路包括:第一单元,其具有第一高度,并且布置于在第一方向上延伸的第一行中;第二单元,其具有第二高度,并且布置于在第一方向上延伸并且与第一行相邻的第二行中,其中,第二单元在垂直于第一方向的第二方向上与第一单元相邻;以及电力线,其在第一方向上延伸,布置在第一单元与第二单元之间的边界上,并且被配置为将电力供应到第一单元和第二单元。第一单元沿着第二方向与电力线的具有第一宽度的部分叠置,并且第二单元沿着第二方向与电力线的具有第二宽度的部分叠置,并且第一宽度和第二宽度彼此不同。

    半导体器件以及制造该半导体器件的方法

    公开(公告)号:CN106057774A

    公开(公告)日:2016-10-26

    申请号:CN201610207159.X

    申请日:2016-04-05

    Abstract: 提供了一种半导体器件以及一种制造该半导体器件的方法。所述半导体器件包括:基板;栅电极,位于基板上;绝缘层,位于栅电极上;第一下通孔和第二下通孔,位于绝缘层中;第一下金属线和第二下金属线,设置在绝缘层上并且分别连接到第一下通孔和第二下通孔;第一上金属线和第二上金属线,设置在第一下金属线和第二下金属线上并且分别连接到第一下金属线和第二下金属线。当在平面图中观察时,第一下通孔与第二上金属线叠置,并且第二下通孔与第一上金属线叠置。

    具有垂直晶体管的集成电路

    公开(公告)号:CN108231760B

    公开(公告)日:2022-05-03

    申请号:CN201711337186.X

    申请日:2017-12-14

    Abstract: 本公开涉及具有垂直晶体管的集成电路。一种具有垂直晶体管的集成电路包括在第一方向上延伸并彼此平行地顺序排列的第一栅线至第四栅线、在第一栅线至第三栅线之上并与第二栅线绝缘的第一顶有源区、以及第二顶有源区。第一顶有源区分别与第一栅线和第三栅线形成第一晶体管和第三晶体管。第二顶有源区在第二栅线至第四栅线之上并与第三栅线绝缘。第二顶有源区分别与第二栅线和第四栅线形成第二晶体管和第四晶体管。

    半导体装置
    10.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN114373751A

    公开(公告)日:2022-04-19

    申请号:CN202111199156.3

    申请日:2021-10-14

    Inventor: 都桢湖 白尚训

    Abstract: 提供了一种半导体装置。该半导体装置包括:衬底,其包括第一虚设区域和与第一虚设区域间隔开的第二虚设区域;器件隔离层,其填充第一虚设区域与第二虚设区域之间的沟槽;第一虚设电极,其设置在第一虚设区域上;第二虚设电极,其设置在第二虚设区域上;电力线,其从第一虚设区域延伸到第二虚设区域,电力线包括设置在器件隔离层上的扩展部分,扩展部分的宽度大于电力线的剩余部分的线宽;电力输送网络,其设置在衬底的底表面上;以及通孔,其延伸穿过衬底和器件隔离层,并且将电力输送网络电连接到扩展部分。通孔和扩展部分竖直重叠。

Patent Agency Ranking