公开(公告)号：CN109473473B

公开(公告)日：2024-03-12

申请号：CN201811041770.5

申请日：2018-09-07

Applicant: 三星电子株式会社

Inventor： 郑元根 ,  金宰中 ,  张镇圭 ,  金相溶 ,  罗勋奏 ,  李东洙 ,  玄尚镇

IPC: H01L29/423

Abstract: 本公开提供了半导体器件。一种半导体器件包括：多个第一半导体图案，垂直堆叠在衬底上并彼此垂直间隔开；以及第一栅电极，围绕所述多个第一半导体图案。第一栅电极包括：第一功函数金属图案，在所述多个第一半导体图案中的各个第一半导体图案的顶表面、底表面和侧壁上；阻挡图案，在第一功函数金属图案上；以及第一电极图案，在阻挡图案上。第一栅电极具有在所述多个第一半导体图案中的相邻的第一半导体图案之间以及在所述多个第一半导体图案中的最下面的第一半导体图案与所述衬底之间的第一部分。阻挡图案包括包含硅的金属氮化物层。阻挡图案和第一电极图案与第一部分间隔开。

公开(公告)号：CN113745184B

公开(公告)日：2025-04-18

申请号：CN202110591093.X

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 金镇南 ,  金石镐 ,  罗勋奏 ,  文光辰

IPC: H01L23/48 ,  H01L21/768

Abstract: 本发明提供一种半导体器件，该半导体器件包括：衬底，具有其上设置有有源区的第一表面和与第一表面相反的第二表面；掩埋导线，在一个方向上延伸并具有被掩埋在有源区中的部分；覆盖掩埋导线的绝缘部分；设置在绝缘部分上并连接到掩埋导线的接触结构；从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔；设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜；接触掩埋导线的底表面和相邻的侧表面的贯穿通路；围绕贯穿通路的绝缘衬层。

公开(公告)号：CN109755299B

公开(公告)日：2023-11-14

申请号：CN201811307372.3

申请日：2018-11-05

Applicant: 三星电子株式会社

Inventor： 李炳训 ,  罗勋奏 ,  徐圣仁 ,  宋珉宇 ,  李灿珩 ,  李厚容 ,  玄尚镇

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种集成电路器件和制造其的方法。集成电路器件包括：半导体衬底、限定半导体衬底的有源区域的器件隔离层、在有源区域上的栅极绝缘层、在栅极绝缘层上的栅极堆叠、在栅极堆叠的侧壁上的间隔物、以及提供在栅极堆叠的两侧的杂质区域，其中栅极堆叠包括金属碳化物层和在金属碳化物层上的金属层，其中金属碳化物层包括具有约0.01at％到约15％的碳含量的层。

公开(公告)号：CN115132742A

公开(公告)日：2022-09-30

申请号：CN202210291326.9

申请日：2022-03-23

Applicant: 三星电子株式会社

Inventor： 罗勋奏 ,  苏重燮 ,  金泰成 ,  曹昭惠 ,  黃善宽

IPC: H01L27/11568 ,  H01L27/1157 ,  H01L27/11582 ,  G11C5/02 ,  G11C8/14 ,  G11C5/06 ,  G11C7/18

Abstract: 半导体装置包括：包括外围电路的下芯片结构、下芯片结构上的第一存储器芯片结构、以及第一存储器芯片结构上的第二存储器芯片结构。第一存储器芯片结构包括第一堆叠结构和第一竖直存储器结构。第一堆叠结构包括在竖直方向上堆叠并在第一水平方向上延伸的第一栅极线。第一竖直存储器结构在竖直方向上穿透第一栅极线。第二存储器芯片结构包括第二堆叠结构和第二竖直存储器结构。第二堆叠结构包括在竖直方向上堆叠并且在垂直于第一水平方向的第二水平方向上延伸的第二栅极线。第二竖直存储器结构在竖直方向上穿透第二栅极线。

公开(公告)号：CN113921511A

公开(公告)日：2022-01-11

申请号：CN202110772790.5

申请日：2021-07-08

Applicant: 三星电子株式会社

Inventor： 李圭夏 ,  蒋妵希 ,  金石镐 ,  罗勋奏 ,  朴宰亨 ,  孙成旻 ,  洪义官

IPC: H01L25/16 ,  H01L23/31 ,  H01L23/488

Abstract: 一种半导体封装件包括第一半导体芯片、第二半导体芯片、第一主连接焊盘结构和第一虚设连接焊盘结构。第一主连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处，并且被布置为在与第一半导体芯片的顶表面平行的第一方向上彼此间隔开第一主间距，其中，第一主连接焊盘结构中的每一个包括：第一连接焊盘，其电连接至第一半导体芯片；以及第二连接焊盘，其电连接至第二半导体芯片并且接触第一连接焊盘。第一虚设连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处，被布置为与第一主连接焊盘结构间隔开，并且被布置为在第一方向上彼此间隔开第一虚设间距，第一虚设间距大于第一主间距。

公开(公告)号：CN112435986A

公开(公告)日：2021-03-02

申请号：CN202010868480.9

申请日：2020-08-26

Applicant: 三星电子株式会社

Inventor： 蒋妵希 ,  金石镐 ,  罗勋奏 ,  朴宰亨 ,  李圭夏

IPC: H01L23/535 ,  H01L25/18 ,  H01L27/146 ,  H01L21/98

Abstract: 提供了一种半导体器件及其制造方法，该半导体器件包括接合在一起的第一半导体芯片和第二半导体芯片。第一半导体芯片包括第一基板、设置在第一基板上并且具有顶表面的第一绝缘层、嵌入在第一绝缘层中并且具有与第一绝缘层的顶表面基本齐平的顶表面的第一金属焊盘、以及设置在第一绝缘层和第一金属焊盘之间的第一阻挡件。第二半导体芯片以与第一半导体芯片相似的构造包括第二基板、第二绝缘层、第二金属焊盘和第二阻挡件。第一绝缘层的顶表面和第二绝缘层的底表面被接合以提供接合界面，第一金属焊盘和第二金属焊盘被连接，并且第一绝缘层的部分与第一金属焊盘的侧部区域接触。

公开(公告)号：CN112420551A

公开(公告)日：2021-02-26

申请号：CN202010805107.9

申请日：2020-08-12

Applicant: 三星电子株式会社

Inventor： 金会哲 ,  金兑泳 ,  李学骏 ,  罗勋奏

IPC: H01L21/67 ,  H01L21/18

Abstract: 本发明构思提供了基板接合装置和通过使用该基板接合装置制造半导体器件的方法。该基板接合装置包括配置为支撑第一基板的第一接合卡盘、以及配置为支撑第二基板使得第二基板面对第一基板的第二接合卡盘。第一接合卡盘包括：第一基座；第一可变形板，在第一基座上，配置为支撑第一基板，并且配置为变形使得第一基座与第一可变形板之间的距离变化；以及第一压电片，在第一可变形板上，并且配置为响应于施加到其的电力而变形以使第一可变形板变形。

公开(公告)号：CN112289774A

公开(公告)日：2021-01-29

申请号：CN202010670130.1

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 金镇南 ,  文光辰 ,  李镐珍 ,  姜泌圭 ,  罗勋奏

IPC: H01L23/528 ,  H01L23/48 ,  H01L27/02

Abstract: 一种半导体器件包括：衬底，具有彼此相对的第一表面和第二表面，并且具有位于第一表面上并由第一隔离区限定的有源区；多个有源鳍，布置在有源区上，沿第一方向延伸，并且由第二隔离区限定，第二隔离区具有小于第一隔离区的第一深度的第二深度；掩埋导电布线，位于与所述多个有源鳍相邻的沟槽中，并且沿所述沟槽的延伸方向延伸；填充绝缘部分，位于沟槽中，并且设置在掩埋导电布线周围；层间绝缘层，位于第一隔离区和第二隔离区上，并且位于掩埋导电布线上；接触结构，穿透层间绝缘层，并且接触掩埋导电布线；以及导电贯通结构，从第二表面穿过衬底延伸到沟槽，并且接触掩埋导电布线。

公开(公告)号：CN107039529A

公开(公告)日：2017-08-11

申请号：CN201610971023.6

申请日：2016-10-28

Applicant: 三星电子株式会社

Inventor： 朴文圭 ,  宋在烈 ,  罗勋奏 ,  黄允泰 ,  尹琪重 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L21/02345 ,  H01L21/02356 ,  H01L21/823431 ,  H01L21/82345 ,  H01L21/823456 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L27/0886 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/435 ,  H01L29/4941 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/7856 ,  H01L29/78 ,  H01L29/42356 ,  H01L29/66477 ,  H01L29/66795

Abstract: 本发明提供了在栅绝缘膜中具有更少缺陷以及和改善的可靠性的半导体器件以及形成该半导体器件的方法。该半导体器件可以包括在基板上的栅绝缘膜和在栅绝缘膜上的栅电极结构。栅电极结构可以包括在栅绝缘膜上顺序层叠的下导电膜、硅氧化物膜和上导电膜。下导电膜可以包括阻挡金属层。

公开(公告)号：CN101728329B

公开(公告)日：2015-07-08

申请号：CN200910206176.1

申请日：2009-10-21

Applicant: 三星电子株式会社

Inventor： 玄尚镇 ,  崔时荣 ,  申裕均 ,  徐康一 ,  赵学柱 ,  罗勋奏 ,  李晓山 ,  朴全雄 ,  李惠兰 ,  洪炯硕

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L29/78 ,  H01L29/43

CPC classification number: H01L21/823842 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823857

Abstract: 本发明提供了一种半导体器件及其形成方法。该方法可以包括在衬底上形成金属氧化物层和在该金属氧化物层上形成牺牲氧化物层。在衬底上执行退火工艺。在退火工艺的工艺温度下，牺牲氧化物层的生成自由能大于金属氧化物层的生成自由能。