-
公开(公告)号:CN114023563A
公开(公告)日:2022-02-08
申请号:CN202111351910.0
申请日:2020-02-04
Applicant: 三星电机株式会社
Abstract: 本发明提供一种多层陶瓷电子组件,所述多层陶瓷电子组件包括:陶瓷主体,包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层。当所述介电层的平均厚度表示为“td”,所述第一内电极和所述第二内电极的平均厚度表示为“te”,并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时,所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”,“σte/td”满足0.12≤σte/td≤0.21。
-
公开(公告)号:CN110808165B
公开(公告)日:2023-04-11
申请号:CN201811395884.X
申请日:2018-11-22
Applicant: 三星电机株式会社
Abstract: 本公开提供了一种多层陶瓷电子组件及其制造方法。所述制造多层陶瓷电子组件的方法包括:制备包含陶瓷粉末的陶瓷生片;使用包含导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案;通过堆叠其上形成有所述内电极图案的所述陶瓷生片来形成陶瓷层压件;以及通过烧结所述陶瓷层压件形成包括介电层和内电极的陶瓷主体。所述内电极图案中的导电金属颗粒在厚度方向上的平均数量是大于2且小于或等于5。
-
公开(公告)号:CN112289583A
公开(公告)日:2021-01-29
申请号:CN202010079682.5
申请日:2020-02-04
Applicant: 三星电机株式会社
Abstract: 本发明提供一种多层陶瓷电子组件及其制造方法,所述多层陶瓷电子组件包括:陶瓷主体,包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层。当所述介电层的平均厚度表示为“td”,所述第一内电极和所述第二内电极的平均厚度表示为“te”,并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时,所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”,“σte/td”满足0.12≤σte/td≤0.21。
-
公开(公告)号:CN114023563B
公开(公告)日:2024-05-14
申请号:CN202111351910.0
申请日:2020-02-04
Applicant: 三星电机株式会社
Abstract: 本发明提供一种多层陶瓷电子组件,所述多层陶瓷电子组件包括:陶瓷主体,包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层。当所述介电层的平均厚度表示为“td”,所述第一内电极和所述第二内电极的平均厚度表示为“te”,并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时,所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”,“σte/td”满足0.12≤σte/td≤0.21。
-
公开(公告)号:CN112289583B
公开(公告)日:2021-12-03
申请号:CN202010079682.5
申请日:2020-02-04
Applicant: 三星电机株式会社
Abstract: 本发明提供一种多层陶瓷电子组件及其制造方法,所述多层陶瓷电子组件包括:陶瓷主体,包括设置为彼此面对的第一内电极和第二内电极以及介于所述第一内电极和所述第二内电极之间的介电层。当所述介电层的平均厚度表示为“td”,所述第一内电极和所述第二内电极的平均厚度表示为“te”,并且在内电极的预定区域中的多个点处测量的内电极的厚度的标准偏差表示为“σte”时,所述内电极的厚度的标准偏差与所述介电层的平均厚度的比表示为“σte/td”,“σte/td”满足0.12≤σte/td≤0.21。
-
公开(公告)号:CN110808165A
公开(公告)日:2020-02-18
申请号:CN201811395884.X
申请日:2018-11-22
Applicant: 三星电机株式会社
Abstract: 本公开提供了一种多层陶瓷电子组件及其制造方法。所述制造多层陶瓷电子组件的方法包括:制备包含陶瓷粉末的陶瓷生片;使用包含导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案;通过堆叠其上形成有所述内电极图案的所述陶瓷生片来形成陶瓷层压件;以及通过烧结所述陶瓷层压件形成包括介电层和内电极的陶瓷主体。所述内电极图案中的导电金属颗粒在厚度方向上的平均数量是大于2且小于或等于5。
-
-
-
-
-