-
公开(公告)号:CN109525296A
公开(公告)日:2019-03-26
申请号:CN201811208559.8
申请日:2018-10-17
Applicant: 东南大学
Abstract: 本发明公开了一种基于自适应阻尼Jacobi迭代的大规模MIMO检测方法和装置,能够克服因5G通信系统中大规模MIMO技术的应用,MMSE检测过高的计算复杂度给具体的硬件实现和电路系统设计带来非常大的技术难度的问题。本发明方法用阻尼Jacobi迭代方法来近似大矩阵求逆操作。同时,在迭代过程中自动更新阻尼因子,尽可能保证每次迭代使用的松弛因子最优,以取得更快的收敛效果。本发明中还公开了这种自适应阻尼Jacobi检测方法的硬件架构,主要包括预处理模块、残余向量计算模块和自适应更新模块。本发明通过对传统Jacobi算法的改进,取得了更快的收敛效果,提升了Jacobi迭代方法的有效性,从而降低了大规模MIMO检测的计算复杂度以及硬件实现复杂度。
-
-
公开(公告)号:CN109379116B
公开(公告)日:2021-04-27
申请号:CN201811275018.7
申请日:2018-10-30
Applicant: 东南大学
IPC: H04B7/0413 , H04B7/0456 , H04B17/391
Abstract: 本发明公开了一种基于切比雪夫加速法和SOR算法的大规模MIMO检测算法,本发明在切比雪夫三项迭代式的基础上,对传统的SOR二项迭代式进行改进,加快了收敛速度,当接受天线远大于发射天线时,相比于其他算法,本发明算法的性能增益将更加明显,在瑞利衰落信道和相关信道中仿真了本发明算法(Chebyshev‑SOR Method)与其他检测算法的性能,证明了本发明算法的优势。本发明算法的优点在于针对接受天线远大于发射天线的情况具有更快的收敛速度,所需迭代的次数较少,迭代所需的存储消耗也更少。
-
公开(公告)号:CN109379116A
公开(公告)日:2019-02-22
申请号:CN201811275018.7
申请日:2018-10-30
Applicant: 东南大学
IPC: H04B7/0413 , H04B7/0456 , H04B17/391
Abstract: 本发明公开了一种基于切比雪夫加速法和SOR算法的大规模MIMO检测算法,本发明在切比雪夫三项迭代式的基础上,对传统的SOR二项迭代式进行改进,加快了收敛速度,当接受天线远大于发射天线时,相比于其他算法,本发明算法的性能增益将更加明显,在瑞利衰落信道和相关信道中仿真了本发明算法(Chebyshev-SOR Method)与其他检测算法的性能,证明了本发明算法的优势。本发明算法的优点在于针对接受天线远大于发射天线的情况具有更快的收敛速度,所需迭代的次数较少,迭代所需的存储消耗也更少。
-
-
公开(公告)号:CN106330276A
公开(公告)日:2017-01-11
申请号:CN201610929675.3
申请日:2016-10-31
Applicant: 东南大学
CPC classification number: H04B7/0413 , H04B7/0456 , H04L25/0242
Abstract: 本发明公开了一种基于SOR算法的大规模MIMO线性检测方法及装置,本发明方法基于SOR算法,在SOR算法的迭代式基础上进行改进来提高精确度,进而整理出本发明算法的迭代式。装置结构方面基于本发明将信道矩阵和接收信号向量经过预处理模块后进入改进的SOR算法模块;其中,预处理模块进行Gram矩阵计算、MMSE滤波矩阵计算和匹配滤波;算法模块取MMSE滤波矩阵和匹配滤波输出分别作为系数矩阵和常数向量进行迭代求解线性方程组,即为信号检测结果。本发明算法复杂度较低,所需迭代次数较少,硬件消耗较少,精确度不受修正因子ω干扰。
-
公开(公告)号:CN109525296B
公开(公告)日:2021-09-07
申请号:CN201811208559.8
申请日:2018-10-17
Applicant: 东南大学
Abstract: 本发明公开了一种基于自适应阻尼Jacobi迭代的大规模MIMO检测方法和装置,能够克服因5G通信系统中大规模MIMO技术的应用,MMSE检测过高的计算复杂度给具体的硬件实现和电路系统设计带来非常大的技术难度的问题。本发明方法用阻尼Jacobi迭代方法来近似大矩阵求逆操作。同时,在迭代过程中自动更新阻尼因子,尽可能保证每次迭代使用的松弛因子最优,以取得更快的收敛效果。本发明中还公开了这种自适应阻尼Jacobi检测方法的硬件架构,主要包括预处理模块、残余向量计算模块和自适应更新模块。本发明通过对传统Jacobi算法的改进,取得了更快的收敛效果,提升了Jacobi迭代方法的有效性,从而降低了大规模MIMO检测的计算复杂度以及硬件实现复杂度。
-
-
公开(公告)号:CN108809329A
公开(公告)日:2018-11-13
申请号:CN201810413191.2
申请日:2018-05-03
Applicant: 东南大学
IPC: H03M13/11
CPC classification number: H03M13/1105
Abstract: 本发明公开了一种能同时处理极化码和LDPC码的BP译码器的配置方法,包括如下步骤:(1)设计基本模块;(2)设计极化码译码模块;(3)设计LDPC译码模块;(4)设计统一译码硬件架构;(5)对步骤(2)中的极化码译码模块和步骤(3)中的LDPC译码模块的译码性能、硬件复杂度进行比较,用Verilog实现。本发明能够实现硬件架构的统一,减小总体的硬件消耗。
-
-
-
-
-
-
-
-