-
-
公开(公告)号：CN109542333A
公开(公告)日：2019-03-29
申请号：CN201810021937.5
申请日：2018-01-10
Applicant: 东芝存储器株式会社
IPC: G06F3/06
Abstract: 本发明涉及一种存储器系统及控制非易失性存储器的控制方法。本发明实现一种能够谋求I/O性能改善的存储器系统。实施方式的存储器系统当从主机接收到指定第1区块编号与第1逻辑地址的写入要求时，决定应写入来自所述主机的数据且具有所述第1区块编号的第1区块内的第1位置，并将来自所述主机的数据写入到所述第1区块的所述第1位置。所述存储器系统更新管理各逻辑地址与所述第1区块的各区块内实体地址之间的映射的第1地址转换表，并将表示所述第1位置的第1区块内实体地址映射到所述第1逻辑地址。
-
公开(公告)号：CN109542331A
公开(公告)日：2019-03-29
申请号：CN201810021746.9
申请日：2018-01-10
Applicant: 东芝存储器株式会社
Abstract: 本发明涉及一种存储器系统及控制非易失性存储器的控制方法。本发明实现能够谋求I/O性能改善的存储器系统。实施方式的存储器系统当从主机接收到指定逻辑地址的写入请求时，决定应被写入来自所述主机的数据的第1区块与所述第1区块的第1位置两者，将来自所述主机的数据写入到所述第1区块的所述第1位置。所述存储器系统对所述主机通知所述第1逻辑地址、指定所述第1区块的第1区块编号、及第1区块内偏移，所述第1区块内偏移是以具有与页尺寸不同尺寸的粒度的倍数来表示所述第1区块的前端至所述第1位置的偏移。
-
公开(公告)号：CN109471812A
公开(公告)日：2019-03-15
申请号：CN201811516613.5
申请日：2015-10-12
Applicant: 东芝存储器株式会社
IPC: G06F12/02
Abstract: 本发明提供存储装置及非易失性存储器的控制方法。该存储装置具备：非易失性存储器；和控制电路，其控制该非易失性存储器，该控制电路具备第1至第3处理器，该第1处理器对执行新处理的对象处理器进行管理，该新处理为等待执行的、不以由该第1至第3处理器中的某一个来执行的方式进行分配而能够由该第1至第3处理器中的任一个来执行的处理，该第1处理器，在由该第2处理器执行的等待执行处理的数量在第1阈值以下的情况下，进行管理使由该第1处理器管理的执行新处理的对象为该第2处理器，在由该第3处理器执行的等待执行处理的数量在第2阈值以下的情况下，进行管理使由该第1处理器管理的执行新处理的对象为该第3处理器。
-
公开(公告)号：CN105808444B
公开(公告)日：2019-01-01
申请号：CN201510655321.X
申请日：2015-10-12
Applicant: 东芝存储器株式会社
IPC: G06F12/02
Abstract: 本发明的实施方式提供便利性高的存储装置及非易失性存储器的控制方法。本实施方式的存储装置包含非易失性存储器、控制非易失性存储器的控制电路、存储器。存储器存储控制程序。控制程序包含在由控制电路执行的情况下，从第1程序接收命令并基于命令对控制电路进行控制的驱动程序，使控制电路执行针对非易失性存储器的访问。控制程序管理针对非易失性存储器的管理信息，在从第2程序接收到管理信息的输出命令的情况下，向第2程序发送管理信息，在从第3程序接收到针对非易失性存储器的处理的设定信息的情况下，基于设定信息执行针对非易失性存储器的处理。
-
Patent Agency Ranking
公开(公告)号：CN109725846B
公开(公告)日：2021-12-31
申请号：CN201810767079.9
申请日：2018-07-13
Applicant: 东芝存储器株式会社
IPC: G06F3/06
Abstract: 本发明的实施方式提供一种能够谋求I/O性能改善的存储器系统及控制方法。实施方式的存储器系统包含：非易失性存储器，包含多个区块，所述多个区块各自包含多个页；以及控制器，对所述非易失性存储器进行控制。所述控制器当从主机接收到指定第1逻辑地址与第1区块编号的写入要求时，决定应写入来自所述主机的数据的具有所述第1区块编号的第1区块内的第1位置，将来自所述主机的数据写入到所述第1区块内的所述第1位置。所述控制器将表示所述第1位置的第1区块内物理地址、或所述第1逻辑地址、所述第1区块编号及所述第1区块内物理地址的组的任一者通知给所述主机。
-
公开(公告)号：CN110096221A
公开(公告)日：2019-08-06
申请号：CN201810846006.9
申请日：2018-07-27
Applicant: 东芝存储器株式会社
IPC: G06F3/06 , G06F12/02 , G06F12/0882
Abstract: 实施方式实现能够谋求削减写入缓冲区所消耗的存储器资源量的存储器系统及其控制方法。存储器系统从主机接收第1写入请求，该第1写入请求包含指定第1写入数据应写入的第1写入目标块的第1块标识符。存储器系统从暂时保存与各写入请求对应的写入数据的写入缓冲区获取第1写入数据，并将第1写入数据写入到第1写入目标块内的写入目标页。存储器系统将写入缓冲区内的区域释放，该写入缓冲区内的区域存储着能够通过对写入目标页写入第1写入数据而从第1写入目标块读出的先于写入目标页的所述第1写入目标块内的页的数据。
-
公开(公告)号：CN114115747A
公开(公告)日：2022-03-01
申请号：CN202111461348.7
申请日：2018-07-13
Applicant: 东芝存储器株式会社
IPC: G06F3/06
Abstract: 本发明的实施方式提供一种能够谋求I/O性能改善的存储器系统及控制方法。实施方式的存储器系统包含：非易失性存储器，包含多个区块，所述多个区块各自包含多个页；以及控制器，对所述非易失性存储器进行控制。所述控制器当从主机接收到指定第1逻辑地址与第1区块编号的写入要求时，决定应写入来自所述主机的数据的具有所述第1区块编号的第1区块内的第1位置，将来自所述主机的数据写入到所述第1区块内的所述第1位置。所述控制器将表示所述第1位置的第1区块内物理地址、或所述第1逻辑地址、所述第1区块编号及所述第1区块内物理地址的组的任一者通知给所述主机。
-
公开(公告)号：CN109901790A
公开(公告)日：2019-06-18
申请号：CN201810768175.5
申请日：2018-07-13
Applicant: 东芝存储器株式会社
IPC: G06F3/06
Abstract: 本发明的实施方式提供可增加能够同时利用的写入目标区块的数量的存储器系统及控制方法。实施方式的存储器系统从所述主机接收包含第1识别符与存储位置信息的写入请求，该第1识别符与一个写入目标区块建立关联，该存储位置信息表示存储有应写入的第1数据的所述主机的存储器上的写入缓冲器内的位置。存储器系统在将第1数据写入至非易失性存储器时，通过将包含所述存储位置信息的传送请求送出至主机而从写入缓冲器获取第1数据，且将第1数据传送至所述非易失性存储器而将第1数据写入至所述一个写入目标区块。
-
公开(公告)号：CN109725846A
公开(公告)日：2019-05-07
申请号：CN201810767079.9
申请日：2018-07-13
Applicant: 东芝存储器株式会社
IPC: G06F3/06
Abstract: 本发明的实施方式提供一种能够谋求I/O性能改善的存储器系统及控制方法。实施方式的存储器系统包含：非易失性存储器，包含多个区块，所述多个区块各自包含多个页；以及控制器，对所述非易失性存储器进行控制。所述控制器当从主机接收到指定第1逻辑地址与第1区块编号的写入要求时，决定应写入来自所述主机的数据的具有所述第1区块编号的第1区块内的第1位置，将来自所述主机的数据写入到所述第1区块内的所述第1位置。所述控制器将表示所述第1位置的第1区块内物理地址、或所述第1逻辑地址、所述第1区块编号及所述第1区块内物理地址的组的任一者通知给所述主机。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.035 seconds)
