公开(公告)号：CN110718249A

公开(公告)日：2020-01-21

申请号：CN201811557484.4

申请日：2018-12-19

Applicant: 东芝存储器株式会社

Inventor： 滝泽亮介

IPC: G11C11/16

Abstract: 实施方式的存储设备提高存储器的可靠性。实施方式的存储设备包含：感测放大器电路(151)，连接于存储单元(MCk)；感测放大器电路(153)，经由选择电路(159)连接于感测放大器电路(151)；及电压供给电路(18)，经由选择电路159连接于感测放大器电路(153)；在读出动作时，基于参照数据写入前的存储单元(MCk)的输出信号的第1信号、及基于参照数据写入后的存储单元的输出信号的第2信号从选择电路(159)供给至感测放大器电路(153)，在测试动作时，基于存储单元(MCk)的输出信号的第3信号从选择电路(159)供给至感测放大器电路(153)，基于施加至电压供给电路(18)的端子(99)的电压的第4信号从选择电路(153)供给至感测放大器电路(153)。

公开(公告)号：CN111755045A

公开(公告)日：2020-10-09

申请号：CN201910709554.1

申请日：2019-08-01

Applicant: 东芝存储器株式会社

Inventor： 滝泽亮介

IPC: G11C11/16

Abstract: 实施方式提供一种高品质的半导体存储装置。实施方式的半导体存储装置包括：存储单元，具备开关元件及阻变元件；以及第1电路，对所述存储单元施加第1电压，保持对所述存储单元施加所述第1电压的状态施加第2电压而使所述存储单元为接通状态，对接通状态的所述存储单元进行第1读出，产生第3电压，对进行了所述第1读出的所述存储单元，写入第1数据，对写入了所述第1数据的所述存储单元进行第2读出，产生第4电压，基于所述第3电压、及所述第4电压，判定在所述第1读出时存储在所述存储单元的数据。

公开(公告)号：CN109493897A

公开(公告)日：2019-03-19

申请号：CN201810051195.0

申请日：2018-01-18

Applicant: 东芝存储器株式会社

Inventor： 高桥政宽 ,  滝泽亮介

IPC: G11C11/16

Abstract: 实施方式提供一种抑制伴随电源电压的降低而产生的数据的消失的半导体存储装置。实施方式的半导体存储装置具备：第1存储器单元MC，包含第1可变电阻元件VR；以及第1写入控制器21及第2写入控制器31，控制向所述第1存储器单元的写入。所述第1写入控制器基于从第1配线供给的第1电压进行向所述第1存储器单元的写入，所述第2写入控制器在从所述第1配线供给的所述第1电压降低至第2电压的情况下，基于所述第2电压进行向所述第1存储器单元的写入。