-
公开(公告)号：CN113380298A
公开(公告)日：2021-09-10
申请号：CN202110494509.6
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
Abstract: 本发明涉及一种非易失布尔逻辑两位乘法器及运算方法，乘法器包括四个多阻态器件、选通器件和外围控制电路，多阻态器件的一端作为顶端电极输入端，另一端与选通器件的漏端相连，选通器件的栅端作为多阻态器件的字线，源端连接底端电极输入端；多阻态器件用于实现非易失布尔逻辑运算，并将运算结果直接以多阻态器件的阻值状态进行存储；选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算；外围控制电路，用于向选通的多阻态器件施加操作信号以使得多阻态器件实现逻辑操作，并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。本发明使用少量的器件快捷实现非易失乘法操作。
-
公开(公告)号：CN113162607A
公开(公告)日：2021-07-23
申请号：CN202110355256.4
申请日：2021-04-01
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
Abstract: 本发明涉及一种实现sigmoid激活函数的电路，包括：二极管电路，包括第一二极管、第二二极管和第三二极管；所述二极管电路配置成所述第一二极管与所述第二二极管电流之和为所述第三二极管电流的形式；电流传输电路，用于为所述二极管电路的输入端提供电流；输入电流‑电压转换电路，用于将所述二极管电路的输入端的电流转换为输入电压，将所述二极管电路的输出端的电流转换为输出电压；电压除法电路，用于输出所述输入电压和输出电压的比值。本发明能够用硬件电路实现神经网络中的sigmoid激活函数。
-
公开(公告)号：CN112199234A
公开(公告)日：2021-01-08
申请号：CN202011049315.7
申请日：2020-09-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种基于忆阻器的神经网络容错方法，包括以下步骤：在进行神经网络权值矩阵的存储时，以某个电阻状态为目标，读出忆阻器器件电阻以获得存储阵列中的忆阻器电阻的分布；在进行权重更新时，将神经网络权重矩阵映射至存储阵列，根据权重矩阵进行存储单元映射，通过自适应算法将大的权值映射到缺陷小的忆阻器器件上，完成权重更新，实现神经网络的学习与训练。本发明实现了在其上运行的神经网络算法的稳定性和准确率，采用算法实现简化了电路复杂度，减少了芯片面积和功耗，便于忆阻器神经网络的大规模集成。
-
公开(公告)号：CN113539327B
公开(公告)日：2024-08-13
申请号：CN202110779019.0
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00 , G06F16/903
Abstract: 本发明涉及一种相变存储单元实现快速逻辑计算装置及数据检索方法，装置包括相变存储阵列和外围控制电路，相变存储阵列包括两个相变存储逻辑算子；相变存储逻辑算子包括两个相变存储单元，两个相变存储单元的一端均与同一位线相连，另一端与各自的选通管的漏端相连，选通管的源端接地，相变存储逻辑算子中的一个相变存储单元的选通管的栅极与第一字线相连，另一个相变存储单元的选通管的栅极与第二字线相连；外围控制电路将初始数据信息写入相变存储阵列中，选通管根据第一字线和第二字线上的信号选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算。本发明能够减少数据匹配计算量，实现高效的数据检索。
-
公开(公告)号：CN113315506B
公开(公告)日：2024-04-05
申请号：CN202110494507.7
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
IPC: H03K19/0185
Abstract: 本发明涉及一种相变存储器时序可重构布尔逻辑电路、方法及装置，其中电路包括相变存储单元和选通器件，所述相变存储单元的第一端与第一输入电极相连，第二端与所述选通器件的漏端相连，所述选通器件的源端与第二输入电极相连，栅端与控制端相连；通过控制所述第一输入电极、第二输入电极、控制端的输入信号以及所述相变存储单元的初始状态实现逻辑运算操作。本发明能够在单个相变存储单元中实现多种逻辑计算。
-
Patent Agency Ranking
公开(公告)号：CN118280413A
公开(公告)日：2024-07-02
申请号：CN202211743369.2
申请日：2022-12-30
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器及电子设备。其中，存储器包括：第一存储单元、第一电流提供电路和第一信号产生电路，其中：第一信号产生电路的输出端与第一存储单元的第一端连接，第一存储单元的第二端接地，第一信号产生电路用于向第一存储单元施加第一操作电压；第一电流提供电路的第一端与第一存储单元的第一端连接，第一电流提供电路的第二端接地，第一电流提供电路用于在第一信号产生电路向第一存储单元施加第一操作电压时，使第一操作电流流经第一电流提供电路。本申请能够降低存储器的电阻漂移系数，从而提高存储器的存储精度和存储可靠性。
-
公开(公告)号：CN113162607B
公开(公告)日：2024-03-12
申请号：CN202110355256.4
申请日：2021-04-01
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
Abstract: 本发明涉及一种实现sigmoid激活函数的电路，包括：二极管电路，包括第一二极管、第二二极管和第三二极管；所述二极管电路配置成所述第一二极管与所述第二二极管电流之和为所述第三二极管电流的形式；电流传输电路，用于为所述二极管电路的输入端提供电流；输入电流‑电压转换电路，用于将所述二极管电路的输入端的电流转换为输入电压，将所述二极管电路的输出端的电流转换为输出电压；电压除法电路，用于输出所述输入电压和输出电压的比值。本发明能够用硬件电路实现神经网络中的sigmoid激活函数。
-
公开(公告)号：CN113380296A
公开(公告)日：2021-09-10
申请号：CN202110495178.8
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00 , G06F16/583
Abstract: 本发明涉及一种相变存储单元布尔逻辑的图像处理装置及方法，装置包括：相变存储阵列和写电路，所述相变存储阵列中的每个相变存储单元均串联一个选通管，所述相变存储单元的一端与位线相连，另一端与所述选通管的漏端相连，所述选通管的栅端与字线相连，源端接地；所述写电路将初始图像信息写入所述相变存储阵列中，所述选通管用于选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算，以实现对初始图像信息的处理。本发明能够减少图像与模板数据库的匹配计算量，实现高效的图像近似匹配。
-
公开(公告)号：CN113315506A
公开(公告)日：2021-08-27
申请号：CN202110494507.7
申请日：2021-05-07
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新氦类脑智能科技有限公司
IPC: H03K19/0185
Abstract: 本发明涉及一种相变存储器时序可重构布尔逻辑电路、方法及装置，其中电路包括相变存储单元和选通器件，所述相变存储单元的第一端与第一输入电极相连，第二端与所述选通器件的漏端相连，所述选通器件的源端与第二输入电极相连，栅端与控制端相连；通过控制所述第一输入电极、第二输入电极、控制端的输入信号以及所述相变存储单元的初始状态实现逻辑运算操作。本发明能够在单个相变存储单元中实现多种逻辑计算。
-
公开(公告)号：CN113539327A
公开(公告)日：2021-10-22
申请号：CN202110779019.0
申请日：2021-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00 , G06F16/903
Abstract: 本发明涉及一种相变存储单元实现快速逻辑计算装置及数据检索方法，装置包括相变存储阵列和外围控制电路，相变存储阵列包括两个相变存储逻辑算子；相变存储逻辑算子包括两个相变存储单元，两个相变存储单元的一端均与同一位线相连，另一端与各自的选通管的漏端相连，选通管的源端接地，相变存储逻辑算子中的一个相变存储单元的选通管的栅极与第一字线相连，另一个相变存储单元的选通管的栅极与第二字线相连；外围控制电路将初始数据信息写入相变存储阵列中，选通管根据第一字线和第二字线上的信号选通相变存储单元，使得相变存储单元中存储的信息与位线上的脉冲信号进行逻辑运算。本发明能够减少数据匹配计算量，实现高效的数据检索。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.058 seconds)
