-
公开(公告)号：CN102037545A
公开(公告)日：2011-04-27
申请号：CN200980118823.1
申请日：2009-05-25
Applicant: 佳能株式会社
IPC: H01L21/20
CPC classification number: H01L21/0265 , H01L21/02378 , H01L21/02381 , H01L21/02389 , H01L21/0242 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L21/02639
Abstract: 一种包含氮化物半导体层的结构，具有下述构造，其中：所述结构包括基于至少两个氮化物半导体层的层叠结构；所述结构在所述层叠结构中的两个氮化物半导体层之间包括多个空隙，所述多个空隙由包括在作为所述两个氮化物半导体层的下层的氮化物半导体层上形成的凹凸图案的凹陷部分的内壁的壁的面围绕；并且，在形成所述空隙的所述凹陷部分的内壁的至少一部分上形成用于抑制氮化物半导体层的横向生长的包含结晶缺陷的部分。
-
公开(公告)号：CN106211005A
公开(公告)日：2016-12-07
申请号：CN201510484845.7
申请日：2015-08-07
Applicant: 佳能株式会社
Abstract: 本申请涉及具有与贯通线连接的电极的设备及其制造方法。该电容换能器包含：具有第一表面和与第一表面相对的第二表面的基板，该基板包含在第一表面和第二表面之间延伸穿过该基板的贯通线；以及第一表面上的单元，该单元包含第一电极以及与该第一电极以第一电极和第二电极之间的间隙间隔开的第二电极。基板的第一表面侧和第二表面侧的贯通线的表面之上布置导电保护膜。
-
公开(公告)号：CN102812164A
公开(公告)日：2012-12-05
申请号：CN201180014855.4
申请日：2011-06-10
Applicant: 佳能株式会社
IPC: C25D5/02 , C25D7/00 , C25D7/12 , G21K1/06 , H01L21/768
CPC classification number: C25D5/022 , C25D7/123 , G21K1/02 , G21K2207/005
Abstract: 一种微结构制造方法包括：在Si基板上形成第一绝缘膜；通过去除第一绝缘膜的一部分来露出Si表面；通过从露出的Si表面刻蚀Si基板来形成凹部；在凹部的底部和侧壁上形成第二绝缘膜；通过去除在凹部的底部上形成的第二绝缘膜的至少一部分来形成Si露出表面；以及通过电解镀敷从Si露出表面用金属填充凹部。
-
Patent Agency Ranking
公开(公告)号：CN101308777B
公开(公告)日：2010-06-23
申请号：CN200810099248.2
申请日：2008-05-15
Applicant: 佳能株式会社
CPC classification number: B82Y10/00 , H01L21/3083 , H01L21/31144
Abstract: 本发明提供了纳米结构和纳米结构的制造方法。该纳米结构的制造方法制造在含Si衬底的表面上形成的具有深度为2μm或更大的图案的纳米结构以及具有高深宽比和纳米量级的图案的纳米结构。在含Si衬底的表面上形成的具有深度为2μm或更大的图案的纳米结构，其中，所述纳米结构被配置成在图案的表面上包含Ga或In，并且Ga或In的浓度最大值位于在衬底深度方向上的图案表面的50nm内。此外，其制造方法被配置成使得通过使用聚焦的Ga离子束或In离子束照射含Si衬底的表面，并且在溅离衬底的表面的同时注入Ga离子或In离子，并且在衬底表面上形成含Ga或In的层，并且通过使用该层作为蚀刻掩模来进行干法蚀刻。
-
公开(公告)号：CN105731362A
公开(公告)日：2016-07-06
申请号：CN201510968124.3
申请日：2015-12-22
Applicant: 佳能株式会社
CPC classification number: G01N29/2406 , B06B1/0292 , B06B1/0644 , B81B3/0086 , B81B2201/0271 , B81B2207/07 , B81C1/00158 , G01N29/2418 , G01N29/2437 , B81C1/00301 , B81B7/0006
Abstract: 本发明涉及一种器件的制作方法。包括半导体基板、元件单元、贯通布线和布线部分的电子器件的制作方法包括：在基板的第一表面中形成非贯通的通路孔；在通路孔的内壁上形成第一绝缘膜；从基板的第二表面形成到达通路孔的底部的第一绝缘膜的开口；在开口的底部上形成第二绝缘膜；在通路孔中形成贯通布线；形成与贯通布线电连接的元件单元；从第二表面减小基板的厚度，使得第二表面变得与开口的底部的第二绝缘膜齐平；和在第二绝缘膜上形成与贯通布线电连接的布线部分。
-
公开(公告)号：CN103287105B
公开(公告)日：2015-07-08
申请号：CN201310064360.3
申请日：2013-02-28
Applicant: 佳能株式会社
Inventor： 王诗男
IPC: B41J2/16
CPC classification number: B29C65/48 , B32B37/025 , B41J2/1609 , B41J2/1623 , B41J2/1629 , B41J2/1631 , B41J2/1632 , B41J2/1634 , B41J2/1642 , B41J2/1643 , B41J2/1646 , H01L21/6835 , Y10T156/1064
Abstract: 一种液体喷出头的制造方法，其包括：预备步骤，提供压电基板以及用于支撑所述压电基板的第一支撑基板和第二支撑基板；粘合步骤，使所述第一支撑基板的一个面粘合到所述压电基板的两个主面中的一个主面；槽形成步骤，在所述压电基板的所述两个主面中的另一个主面形成槽；电极形成步骤，在所述槽的侧面、所述槽的底面以及在所述槽形成之后残余的所述另一个主面中的至少一个面形成第一电极；接合步骤，使所述第二支撑基板的一个面与所述压电基板的所述另一个主面接合；以及分离步骤，使所述第一支撑基板从所述压电基板分离。
-
公开(公告)号：CN103287105A
公开(公告)日：2013-09-11
申请号：CN201310064360.3
申请日：2013-02-28
Applicant: 佳能株式会社
Inventor： 王诗男
IPC: B41J2/16
CPC classification number: B29C65/48 , B32B37/025 , B41J2/1609 , B41J2/1623 , B41J2/1629 , B41J2/1631 , B41J2/1632 , B41J2/1634 , B41J2/1642 , B41J2/1643 , B41J2/1646 , H01L21/6835 , Y10T156/1064
Abstract: 一种液体喷出头的制造方法，其包括：预备步骤，提供压电基板以及用于支撑所述压电基板的第一支撑基板和第二支撑基板；粘合步骤，使所述第一支撑基板的一个面粘合到所述压电基板的两个主面中的一个主面；槽形成步骤，在所述压电基板的所述两个主面中的另一个主面形成槽；电极形成步骤，在所述槽的侧面、所述槽的底面以及在所述槽形成之后残余的所述另一个主面中的至少一个面形成第一电极；接合步骤，使所述第二支撑基板的一个面与所述压电基板的所述另一个主面接合；以及分离步骤，使所述第一支撑基板从所述压电基板分离。
-
公开(公告)号：CN101308777A
公开(公告)日：2008-11-19
申请号：CN200810099248.2
申请日：2008-05-15
Applicant: 佳能株式会社
CPC classification number: B82Y10/00 , H01L21/3083 , H01L21/31144
Abstract: 本发明提供了纳米结构和纳米结构的制造方法。该纳米结构的制造方法制造在含Si衬底的表面上形成的具有深度为2μm或更大的图案的纳米结构以及具有高深宽比和纳米量级的图案的纳米结构。在含Si衬底的表面上形成的具有深度为2μm或更大的图案的纳米结构，其中，所述纳米结构被配置成在图案的表面上包含Ga或In，并且Ga或In的浓度最大值位于在衬底深度方向上的图案表面的50nm内。此外，其制造方法被配置成使得通过使用聚焦的Ga离子束或In离子束照射含Si衬底的表面，并且在溅离衬底的表面的同时注入Ga离子或In离子，并且在衬底表面上形成含Ga或In的层，并且通过使用该层作为蚀刻掩模来进行干法蚀刻。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.039 seconds)
