公开(公告)号：CN103311186B

公开(公告)日：2015-12-23

申请号：CN201310069805.7

申请日：2013-03-06

Applicant: 佳能株式会社

Inventor： 铃木伸幸 ,  铃木敏 ,  大村昌伸

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/66681 ,  H01L21/82 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823857 ,  H01L27/092 ,  H01L27/0922

Abstract: 本公开涉及半导体装置、打印设备及其制造方法。提供半导体装置的制造方法，该半导体装置包括布置于半导体基板上的DMOS晶体管、NMOS晶体管和PMOS晶体管，DMOS晶体管包含形成为彼此相邻的第一杂质区域和第二杂质区域，第一杂质区域具有与DMOS晶体管的漏极区域和源极区域相同的导电类型，形成为包围漏极区域，并且，第二杂质区域具有与第一杂质区域相反的导电类型，形成为包围源极区域，半导体装置的制造方法包括形成第一杂质区域和NMOS晶体管和PMOS晶体管中的一个和形成第二杂质区域和NMOS晶体管和PMOS晶体管中的另一个。

公开(公告)号：CN1899004A

公开(公告)日：2007-01-17

申请号：CN200480038363.9

申请日：2004-12-20

Applicant: 佳能株式会社

Inventor： 新饲道典 ,  铃木敏

IPC: H05K3/10 ,  B05C5/00 ,  B05C11/10 ,  B05D1/26 ,  B05D5/12 ,  H01L21/288

CPC classification number: H05K3/125 ,  H01L21/288 ,  H05K3/4664 ,  H05K2201/09909 ,  H05K2203/013

Abstract: 在执行了用于在衬底上形成第一图形的第一图形形成步骤和用于在衬底上形成第二图形的第二图形形成步骤中的一个形成步骤之后，执行另一个形成步骤，由此在衬底上形成高可靠性的布线图形。

公开(公告)号：CN103311186A

公开(公告)日：2013-09-18

申请号：CN201310069805.7

申请日：2013-03-06

Applicant: 佳能株式会社

Inventor： 铃木伸幸 ,  铃木敏 ,  大村昌伸

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/66681 ,  H01L21/82 ,  H01L21/8238 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823857 ,  H01L27/092 ,  H01L27/0922

Abstract: 本公开涉及半导体装置、打印设备及其制造方法。提供半导体装置的制造方法，该半导体装置包括布置于半导体基板上的DMOS晶体管、NMOS晶体管和PMOS晶体管，DMOS晶体管包含形成为彼此相邻的第一杂质区域和第二杂质区域，第一杂质区域具有与DMOS晶体管的漏极区域和源极区域相同的导电类型，形成为包围漏极区域，并且，第二杂质区域具有与第一杂质区域相反的导电类型，形成为包围源极区域，半导体装置的制造方法包括形成第一杂质区域和NMOS晶体管和PMOS晶体管中的一个和形成第二杂质区域和NMOS晶体管和PMOS晶体管中的另一个。