-
公开(公告)号：CN106643086B
公开(公告)日：2024-07-16
申请号：CN201710101995.4
申请日：2017-02-24
Applicant: 博敏电子股份有限公司
Abstract: 本发明提供一种用于印制线路板沉铜后干燥的隧道式干燥装置及干燥方法，针对现有沉铜后线路板的存放风险，水平烘干线烘干技术的不足，特提出一种隧道式的烘干装置，可解决现有技术的不足，可减轻员工劳动强度、改善员工工作环境和简化操作流程。本隧道式烘干装置分四段：高温区、中温区、低温区和冷却装置，高中低三段的温度可调，并均配有吸风装置。底部为网格式传送带，网格下面设有接水盘，传送末端设有防摔感应器，线路板到末端如未有人接，则传送会自动停止。
-
公开(公告)号：CN110113899B
公开(公告)日：2021-07-23
申请号：CN201910502852.3
申请日：2019-06-11
Applicant: 博敏电子股份有限公司
IPC: H05K3/46
Abstract: 本发明公开了一种多层芯板靶标制作方法，属于电路板技术领域，主要解决的是目前超高多层、超厚板X‑RAY无法识别或识别偏位的技术问题，所述方法包括步骤如下，S1、将多层芯板自上而下分成N组芯板；S2、在同一组芯板制作位置一致的对位靶标且各组芯板之间的对位靶标位置不同，相邻两组芯板的衔接处设有过渡靶标；S3、在各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理；S4、将各层芯板经过线路图形制作后进行压合；S5、对内层各组芯板的对位靶标进行X‑RAY打靶检测。本发明能有效解决超高多层、超厚板X‑RAY无法识别或识别偏位的问题。
-
公开(公告)号：CN119233554A
公开(公告)日：2024-12-31
申请号：CN202411421336.5
申请日：2024-10-12
Applicant: 博敏电子股份有限公司
IPC: H05K3/46
Abstract: 本发明公开一种解决LDI跨层对位的方法，涉及多层PCB制备工艺，针对现有技术中层偏导致短路的问题提出本方案。在各子板进行压合之前，将对位PAD预设在次内层线路中；在最外层线路中设置用于示意所述对位PAD位置的定位铜皮；将各子板压合为一整体；需要进行打出图形化开窗时，先在定位铜皮对应位置进行材料去除，直至露出所述对位PAD；再利用LDI爆光机根据所述对位PAD进行开窗工作。优点在于，由于对位PAD与次内层线路的有效部分同步偏移，因此无论次内层线路往哪个方向偏移，也无论偏移值为多少，均能根据对位PAD准确进行开窗，而不会击穿对应线路。完全避免了层偏问题导致的短路现象，有效降低废板率。
-
公开(公告)号：CN118966144A
公开(公告)日：2024-11-15
申请号：CN202410982002.9
申请日：2024-07-22
Applicant: 博敏电子股份有限公司
IPC: G06F30/398 , H05K3/00 , G06F115/12
Abstract: 本发明公开了一种通过孔槽面积计算实现负载面积数据可视的方法，涉及PCB制备方法，针对现有技术中存在生产盲区的问题提出本方案。包括以下步骤：负载智能计算系统接收TGZ资料；根据所述TGZ资料进行分层处理；逐层对板上的孔型或槽型进行分类；基于几何分析，对分类后的孔槽匹配相应的几何模型；根据几何模型计算出孔型或槽型的无铜区面积；根据计算出的所述无铜区面积修正TGZ资料的负载面积，并进行可视化展示。其优点在于，充分考虑了不同孔型或槽型对负载面积的影响关系，以及令负载面积得到精确的可视化展示。
-
公开(公告)号：CN110195244A
公开(公告)日：2019-09-03
申请号：CN201910485248.4
申请日：2019-06-05
Applicant: 博敏电子股份有限公司
Abstract: 本发明涉及印制电路板最外层铜线路表面处理工艺，具体公开了用于抑制印制电路板电镀锡锡须生长的方法，包括以下步骤：(1)预处理：对印制电路板依次进行脱脂除油处理、酸洗以及微蚀处理；(2)化学镀镍磷合金：将经步骤(1)处理的印制电路板置于化学镀镍磷液中浸镀，完成化学金属共沉积；(3)电镀锡：将经步骤(2)的印制电路板置于电镀锡镀液中浸镀，完成电镀锡。本发明还公开一种印制电路板，其包括覆铜基材以及锡层，所述覆铜基材与锡层之间具有抑制铜锡间化合物生长的镍磷中间层，所述镍磷中间层包覆所述覆铜基材。该方法在印制电路板铜表面镀镍磷合金，抑制成品中铜锡合金的生成，抑制锡须生长。
-
Patent Agency Ranking
公开(公告)号：CN106643086A
公开(公告)日：2017-05-10
申请号：CN201710101995.4
申请日：2017-02-24
Applicant: 博敏电子股份有限公司
CPC classification number: F26B15/18 , B01D46/0036 , B01D46/12 , B01D53/02 , F26B3/28 , F26B23/06 , F26B25/003 , F26B25/005 , F26B25/007 , F26B25/08
Abstract: 本发明提供一种用于印制线路板沉铜后干燥的隧道式干燥装置及干燥方法，针对现有沉铜后线路板的存放风险，水平烘干线烘干技术的不足，特提出一种隧道式的烘干装置，可解决现有技术的不足，可减轻员工劳动强度、改善员工工作环境和简化操作流程。本隧道式烘干装置分四段：高温区、中温区、低温区和冷却装置，高中低三段的温度可调，并均配有吸风装置。底部为网格式传送带，网格下面设有接水盘，传送末端设有防摔感应器，线路板到末端如未有人接，则传送会自动停止。
-
公开(公告)号：CN110012600B
公开(公告)日：2024-05-07
申请号：CN201910252698.9
申请日：2019-03-29
Applicant: 博敏电子股份有限公司
Abstract: 本发明提供一种不对称高多层刚挠结合电路板，是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成；所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层；所述纯动态挠性弯折区包括挠性芯板、保护膜，所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面；所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。本发明提供的不对称高多层刚挠结合电路板及其制备方法，更能满足电子产品的三维组装要求，节省组装空间，可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
-
公开(公告)号：CN109922602B
公开(公告)日：2021-09-14
申请号：CN201910259313.1
申请日：2019-04-02
Applicant: 博敏电子股份有限公司
Abstract: 本发明公开了一种Anylayer板多功能靶标防错设计方法，属于线路板制作技术领域，其技术要点包括下述步骤：(1)做内层芯板线路时，在芯板的其中三条边工作区分别同时做掏铜处理，在各掏铜区域内分别只设计唯一一组X‑RAY可识别的靶标；(2)压合次外层板材；(3)X‑RAY打靶；(4)激光孔、沉铜/电镀；(5)次外层线路生产时按步骤(1)重新进行掏铜并在掏铜区域设计一组X‑RAY可识别的靶标，该掏铜区域与相邻上一个掏铜区域除靶标所在区域以外的其余空白区域重叠；与前面所有靶标所在的区域不重叠；(6)重复(2)、(3)、(4)、(5)步骤，实现逐层唯一靶标，实现100％防错；本发明旨在提供一种加工效率高、成本低且操作简便通用的Anylayer板多功能靶标防错设计方法；用于Anylayer板的加工。
-
公开(公告)号：CN110691479B
公开(公告)日：2021-05-04
申请号：CN201910961741.9
申请日：2019-10-11
Applicant: 博敏电子股份有限公司
Abstract: 本发明公开了一种解决电磁屏蔽型刚挠结合板大批量生产的制作方法，涉及电路板制造的技术领域，解决了保护膜难以从电磁波屏蔽膜上撕下的技术问题。该方法包括挠性芯板制作步骤、低流动半固化片制作步骤、刚性芯板制作步骤、叠层压合成步骤和揭盖步骤，所述刚性芯板制作步骤包括：在所述刚性芯板的揭盖区上设置一保护膜；在所述叠层压合成步骤，所述保护膜完全覆盖挠性芯板上的电磁波屏蔽膜。本发明实用性强、生产高效、成本低下，在揭盖时可轻易的与电磁波屏蔽膜进行剥离，且在制作电磁屏蔽型刚挠接合板时可对电磁波屏蔽膜进行有效的保护；还能适用于各种结构的电磁波屏蔽膜类刚挠结合板进行大批量生产。
-
公开(公告)号：CN110012600A
公开(公告)日：2019-07-12
申请号：CN201910252698.9
申请日：2019-03-29
Applicant: 博敏电子股份有限公司
Abstract: 本发明提供一种不对称高多层刚挠结合电路板，是由设置的厚层刚挠结合区、纯动态挠性弯折区、薄层刚挠结合区组成；所述厚层刚挠结合区包括组合设置的刚性芯板、挠性芯板、粘结层；所述纯动态挠性弯折区包括挠性芯板、保护膜，所述保护膜对称设置于挠性芯板的纯动态挠性弯折区线路表面；所述薄层刚挠结合区包括交错设置的刚性芯板、挠性芯板、粘结层。本发明提供的不对称高多层刚挠结合电路板及其制备方法，更能满足电子产品的三维组装要求，节省组装空间，可被广泛应用于工业、高端医疗、军事设备及其它消费类便携电子。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.037 seconds)
