-
公开(公告)号：CN115132685A
公开(公告)日：2022-09-30
申请号：CN202210492116.6
申请日：2022-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/48 , H01L21/768
Abstract: 本公开提出一种互连结构。互连结构包含导电层的第一部分、邻近导电层的第一部分设置的导电层的第二部分以及在导电层的第一和第二部分之间设置的介电泡沫。介电泡沫包含用二氧化碳气体填充的流体间隙。
-
公开(公告)号：CN114823330A
公开(公告)日：2022-07-29
申请号：CN202210087925.9
申请日：2022-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L21/768
Abstract: 半导体装置的形成方法，形成互连结构的方法使用直接金属蚀刻方式，以形成且填充金属间隙。所述方法可包括直接蚀刻第一金属层以形成多个金属图案。金属图案彼此可被多个凹槽间隔开。可形成介电间隔物，沿着每个凹槽的侧壁延伸。可以导电材料填充所述凹槽，以形成多个第二金属图案。通过直接蚀刻金属膜，此技术允许降低线宽粗糙度。所公开的结构可以具有增加的可靠度、较佳的电阻电容(RC)性能及降低的寄生电容的优点。
-
公开(公告)号：CN113540020A
公开(公告)日：2021-10-22
申请号：CN202110630955.5
申请日：2021-06-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768
Abstract: 本发明实施例提出一种半导体结构。半导体结构包括设置在半导体基板上方的互连结构；下层金属线设置在半导体基板上方的第一高度，并延伸穿过第一层间介电层。第二层间介电层设置在半导体基板上方的第二高度并包括第一介电材料。上层金属线设置在半导体基板上方的第三高度。导孔设置在第二高度。导孔在下层金属线和上层金属线之间延伸。保护性介电结构设置在第二高度。保护性介电结构包括保护性介电材料，并且沿着导孔第一组相对侧壁设置，保护性介电材料不同于第一介电材料。
-
公开(公告)号：CN110957419A
公开(公告)日：2020-04-03
申请号：CN201910919993.5
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供了一种磁性存储装置、形成方法及形成磁性随机存取存储器的方法，其中磁性存储装置包含底电极、设置于底电极上的磁性穿隧接面，以及设置于磁性穿隧接面上的顶电极，其中顶电极包含第一顶电极层和于第一顶电极层上的第二顶电极层，且第二顶电极层厚于第一顶电极层。
-
公开(公告)号：CN103969963B
公开(公告)日：2016-02-10
申请号：CN201310167352.1
申请日：2013-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/702 , H01J37/00 , H01J37/3174 , H01J37/3177 , H01J2237/0435 , H01J2237/31789
Abstract: 图案生成器包括：具有平面镜的平面镜阵列板、设置在平面镜阵列板上方的至少一个电极板、设置在平面镜上方的小透镜、以及夹置在平面镜阵列板和电极板之间的至少一个绝缘层。电极板包括第一导电层和第二导电层。小透镜具有在电极板中形成的非竖直侧壁。图案生成器进一步包括夹置在两个电极板之间的至少一个绝缘体。非竖直侧壁可以是U形侧壁或L形侧壁。本发明还提供了用于光刻系统的图案生成器。
-
Patent Agency Ranking
公开(公告)号：CN115206874A
公开(公告)日：2022-10-18
申请号：CN202210554065.5
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开关于一种集成芯片，所述集成芯片包括基板。第一导线在位于基板上方的第一介电层内。第一蚀刻停止层在第一介电层上方。第二蚀刻停止层在第一蚀刻停止层上方。导电导孔在位于第二蚀刻停止层上方的第二介电层内。导电导孔延伸穿过第二蚀刻停止层并沿着第一蚀刻停止层至第一导线。第二蚀刻停止层的第一下表面在第一蚀刻停止层的上表面上。第二蚀刻停止层的第二下表面在第一导线的上表面上。
-
公开(公告)号：CN114975238A
公开(公告)日：2022-08-30
申请号：CN202210292224.9
申请日：2022-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 在一些实施例中，本公开是关于包括在基板上的第一互连介电层的集成芯片。互连导线延伸穿过第一互连介电层，且导线结构上介电质直接设置于互连导线上。导线结构上介电质的外壁被第一互连介电层围绕。集成芯片更包括第二互连介电层，设置于第一互连介电层上，以及互连导孔，延伸穿过第二互连介电层及导线结构上介电质，以接触互连导线。
-
公开(公告)号：CN113644049A
公开(公告)日：2021-11-12
申请号：CN202110742695.0
申请日：2021-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本公开是关于集成芯片。集成芯片包括在基底上的介电层。第一金属部件在介电层上。第二金属部件在介电层上且横向相邻于第一金属部件。第一介电衬层区段沿着介电层的上表面在第一金属部件与第二金属部件之间横向延伸。第一介电衬层区段从介电层的上表面连续延伸至沿着第一金属部件面向第二金属部件的侧壁，且连续延伸至第二金属部件面向第一金属部件的侧壁。第一空腔横向位于第一介电衬层区段的侧壁之间，且在第一介电衬层区段的上表面上。
-
公开(公告)号：CN113270311A
公开(公告)日：2021-08-17
申请号：CN202110268584.0
申请日：2021-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033
Abstract: 本公开提供一种半导体配置的形成方法。上述半导体配置包括基板上方的第一介电层，第一介电层上方的金属层，穿过金属层和第一介电层的第一导电结构，穿过金属层和第一介电层的第二导电结构以及将第一导电结构耦合到第二导电结构的第三导电结构，且第三导电结构覆盖在第一导电结构和第二导电结构之间的金属层之第一部分上方，其中金属层和第一导电结构或第二导电结构中的至少一个之间存在界面。
-
公开(公告)号：CN112563192A
公开(公告)日：2021-03-26
申请号：CN202010817998.X
申请日：2020-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 一种半导体结构的形成方法，半导体结构包括导电结构位于半导体基板上；通孔位于导电结构上的第一层间介电层中；以及含金属的蚀刻停止层位于通孔上，其中含金属的蚀刻停止层包括第一金属且对含氟蚀刻剂的蚀刻具有抗性。半导体结构亦包含导电线路位于含金属的蚀刻停止层上，其中导电线路包括第二金属且会被含氟蚀刻剂蚀刻，而第二金属与第一金属不同，且其中通孔设置为使导电线路内连线至导电结构。此外，半导体结构包括第二层间介电层位于第一层间介电层上。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.047 seconds)
