-
公开(公告)号：CN109727623B
公开(公告)日：2025-02-11
申请号：CN201810926966.6
申请日：2018-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/16
Abstract: 本发明实施例揭露一种半导体结构以及相关操作和制造方法。所述半导体结构包含：衬底；磁性层，其位于所述衬底上方；磁性穿隧结MTJ单元，其位于所述磁性层上方；和非磁性导电层，其位于所述磁性层与所述MTJ单元之间。本发明实施例还揭露一种用于制造所述半导体结构的相关方法。
-
公开(公告)号：CN109860386B
公开(公告)日：2022-11-01
申请号：CN201810980685.9
申请日：2018-08-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了磁阻式随机存取存储器及其制造方法。在制造半导体器件的方法中，形成磁阻式随机存取存储器(MRAM)单元结构。MRAM单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，从而暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，从而暴露顶电极。在与顶电极接触的开口中形成导电层。第二绝缘覆盖层具有吸氧特性。
-
公开(公告)号：CN115050774A
公开(公告)日：2022-09-13
申请号：CN202110844730.X
申请日：2021-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/22
Abstract: 提供了一种记忆体装置、半导体装置和制造半导体装置的方法，半导体装置其包括半导体基板和互连件结构。半导体基板包括晶体管，其中晶体管具有源极区域和漏极区域。互连件结构设置在半导体基板上方，其中互连件结构包括多个层间介电质层、第一导孔、和记忆体单元。多个层间介电质层在半导体基板上方。第一导孔嵌入在多个层间介电质层中的至少两个层间介电质层内，并且与晶体管的漏极区域电性连接。记忆体单元设置在多个层间介电质层中的至少两个层间介电质层上方，并且与第一导孔电性连接。
-
公开(公告)号：CN112310275A
公开(公告)日：2021-02-02
申请号：CN202010696355.4
申请日：2020-07-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种存储器装置，所述存储器装置包括上覆在自旋轨道扭矩(SOT)层之上的分流层。磁隧道结(MTJ)结构上覆在半导体衬底之上。磁隧道结结构包括自由层、参考层及设置在自由层与参考层之间的隧道障壁层。底部电极通孔(BEVA)位于磁隧道结结构之下，其中底部电极通孔从磁隧道结结构横向偏移一横向距离。自旋轨道扭矩层垂直设置在底部电极通孔与磁隧道结结构之间，其中自旋轨道扭矩层沿所述横向距离连续延伸。分流层延伸跨过自旋轨道扭矩层的上表面，且延伸跨过所述横向距离的至少一部分。
-
公开(公告)号：CN111129288A
公开(公告)日：2020-05-08
申请号：CN201911036404.5
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 自旋轨道转矩(Spin-Orbit-Torque，SOT)磁性装置，包含底金属层、第一磁性层、间隙壁层及第二磁性层。第一磁性层作为自由磁性层，第一磁性层设置于该底金属层上。间隙壁层设置于第一磁性层上。第二磁性层设置于间隙壁层上。第一磁性层包含下磁性层、中层和上磁性层，且中层是由非磁性层所制成。
-
Patent Agency Ranking
公开(公告)号：CN105278257A
公开(公告)日：2016-01-27
申请号：CN201510312208.1
申请日：2015-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01J37/3174 , H01J2237/31761 , H01J2237/31769 , H01L21/0277
Abstract: 本发明提供了IC方法的一个实施例。首先接收IC设计布局的多个模板的图案密度(PD)。然后从多个模板中识别高PD离群值模板和低PD离群值模板。将高PD离群值模板分离为模板的多个子集，并且模板的每个子集携带高PD离群值模板的PD的部分。对低PD离群值模板实施PD均匀性(PDU)优化以及通过使用相应的模板的子集实施多个单独的曝光工艺。本发明涉及制造集成电路的方法。
-
公开(公告)号：CN103165417B
公开(公告)日：2015-11-25
申请号：CN201210199482.9
申请日：2012-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , G03F9/00
CPC classification number: G03F7/70633 , H01L23/544 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于制造半导体器件的方法。一种示例性方法包括通过第一曝光在第一层中形成第一结构，以及确定第一结构的布置信息。所述方法进一步包括通过第二曝光在位于第一层上方的第二层中形成第二结构，以及确定第二结构的布置信息。所述方法进一步包括通过第三曝光在位于第二层上方的第三层中形成包括第一和第二子结构的第三结构。形成第三结构包括独立地将第一子结构与第一结构对准以及独立地将第二子结构与第二结构对准。本发明还公开了多层图案化覆盖拆分方法。
-
公开(公告)号：CN102736438B
公开(公告)日：2015-10-07
申请号：CN201210073223.1
申请日：2012-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/20 , B82Y10/00 , B82Y40/00 , G03F7/2059 , H01J37/3026 , H01J37/3174 , H01J2237/31764 , Y10S430/143
Abstract: 公开了用于改善产量的电子束光刻方法和装置。示例性光刻方法包括：接收具有图案布局尺寸的图案布局；缩小图案布局尺寸；以及材料层按缩小的图案布局尺寸过度曝光，从而在材料层上形成具有图案布局尺寸的图案布局。
-
公开(公告)号：CN103969963A
公开(公告)日：2014-08-06
申请号：CN201310167352.1
申请日：2013-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/702 , H01J37/00 , H01J37/3174 , H01J37/3177 , H01J2237/0435 , H01J2237/31789
Abstract: 图案生成器包括：具有平面镜的平面镜阵列板、设置在平面镜阵列板上方的至少一个电极板、设置在平面镜上方的小透镜、以及夹置在平面镜阵列板和电极板之间的至少一个绝缘层。电极板包括第一导电层和第二导电层。小透镜具有在电极板中形成的非竖直侧壁。图案生成器进一步包括夹置在两个电极板之间的至少一个绝缘体。非竖直侧壁可以是U形侧壁或L形侧壁。本发明还提供了用于光刻系统的图案生成器。
-
公开(公告)号：CN103513507A
公开(公告)日：2014-01-15
申请号：CN201210387301.5
申请日：2012-10-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5081 , G03F1/36 , G03F1/70
Abstract: 本发明公开了一种制造用于集成电路(IC)设计的掩模的方法，所述方法包括接收IC设计布局。所述IC设计布局包括：具有第一外边界的IC部件，以及分配到所述第一外边界的第一目标点。所述方法还包括生成用于所述IC部件的第二外边界；以及，将所有的第一目标点移到第二外边界以形成修改的IC设计布局。本发明还公开了用于邻近修正的方法。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.043 seconds)
