-
公开(公告)号：CN113437044B
公开(公告)日：2025-02-14
申请号：CN202110044447.9
申请日：2021-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768 , H10N30/87 , H10N30/85 , H10N30/093 , H10N30/063 , B81B7/02 , B81C1/00
Abstract: 能够通过在衬底上方形成例如钼层的金属层而提供一种微结构。在金属层的顶部表面上形成氮化铝层。通过氧化将氮化铝层的表面部分转化成连续含氧化铝层。能够在连续含氧化铝层上方形成介电间隔物层。能够使用刻蚀工艺来形成延伸穿过介电间隔物层、连续含氧化铝层以及氮化铝层以及向下延伸到至少一个金属层的相应部分的接触通孔腔，所述刻蚀工艺含有湿式刻蚀步骤同时抑制在氮化铝层中形成底切。能够在接触通孔腔中形成接触通孔结构。微结构能够包含含有压电换能器的微机电系统(MEMS)器件。
-
公开(公告)号：CN112537751B
公开(公告)日：2024-08-09
申请号：CN201911353697.X
申请日：2019-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成芯片，包括位于器件衬底之上的顶盖结构。器件衬底包括第一微机电系统(MEMS)器件及相对于第一微机电系统器件在横向上偏置开的第二微机电系统器件。顶盖结构包括上覆在第一微机电系统器件上的第一空腔及上覆在第二微机电系统器件上的第二空腔。第一空腔具有第一气体压力且第二空腔具有与第一空腔不同的第二气体压力。释气层邻接第一空腔。释气层包含具有释气物质的释气材料。释气材料是非晶态的。
-
公开(公告)号：CN113437044A
公开(公告)日：2021-09-24
申请号：CN202110044447.9
申请日：2021-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528 , H01L21/768 , H01L41/08 , H01L41/09 , H01L41/18 , H01L41/22 , H01L41/35 , B81B7/02 , B81C1/00
Abstract: 能够通过在衬底上方形成例如钼层的金属层而提供一种微结构。在金属层的顶部表面上形成氮化铝层。通过氧化将氮化铝层的表面部分转化成连续含氧化铝层。能够在连续含氧化铝层上方形成介电间隔物层。能够使用刻蚀工艺来形成延伸穿过介电间隔物层、连续含氧化铝层以及氮化铝层以及向下延伸到至少一个金属层的相应部分的接触通孔腔，所述刻蚀工艺含有湿式刻蚀步骤同时抑制在氮化铝层中形成底切。能够在接触通孔腔中形成接触通孔结构。微结构能够包含含有压电换能器的微机电系统(MEMS)器件。
-
公开(公告)号：CN111762753A
公开(公告)日：2020-10-13
申请号：CN201910629444.4
申请日：2019-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例涉及一种微机电系统装置及其形成方法，所述方法包括在第一压电层之上沉积第一电极层。接着在第一电极层之上沉积硬掩模层。在硬掩模层上形成具有第一电极图案的光刻胶掩模。使用光刻胶掩模向硬掩模层中进行第一刻蚀，以将第一电极图案转移到硬掩模层。接着移除光刻胶掩模。使用硬掩模层进行第二刻蚀，以将第一电极图案转移到第一电极层，以及移除硬掩模层。
-
Patent Agency Ranking
公开(公告)号：CN112992671B
公开(公告)日：2025-03-11
申请号：CN202010223397.6
申请日：2020-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H10F39/12
Abstract: 在位于衬底上的导电材料部分之上形成层堆叠。层堆叠包含第一氧化硅层、通过化学气相沉积形成的氮化硅层以及第二氧化硅层。在层堆叠之上形成包括开口的图案化刻蚀掩模层。通过使用各向同性刻蚀工艺各向同性刻蚀下伏在图案化刻蚀掩模层中的开口之下的层堆叠的部分，形成延伸穿过层堆叠并向下延伸到导电材料部分的通孔空腔。可使用缓冲氧化物刻蚀工艺，在缓冲氧化物刻蚀工艺中氮化硅层的刻蚀速率小于第一氧化硅层的刻蚀速率但足够显著，以在氮化硅层上提供锥形直侧壁。可提供包括图案化层堆叠的光学装置。
-
公开(公告)号：CN111762753B
公开(公告)日：2024-04-12
申请号：CN201910629444.4
申请日：2019-07-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例涉及一种微机电系统装置及其形成方法，所述方法包括在第一压电层之上沉积第一电极层。接着在第一电极层之上沉积硬掩模层。在硬掩模层上形成具有第一电极图案的光刻胶掩模。使用光刻胶掩模向硬掩模层中进行第一刻蚀，以将第一电极图案转移到硬掩模层。接着移除光刻胶掩模。使用硬掩模层进行第二刻蚀，以将第一电极图案转移到第一电极层，以及移除硬掩模层。
-
公开(公告)号：CN112537751A
公开(公告)日：2021-03-23
申请号：CN201911353697.X
申请日：2019-12-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种集成芯片，包括位于器件衬底之上的顶盖结构。器件衬底包括第一微机电系统(MEMS)器件及相对于第一微机电系统器件在横向上偏置开的第二微机电系统器件。顶盖结构包括上覆在第一微机电系统器件上的第一空腔及上覆在第二微机电系统器件上的第二空腔。第一空腔具有第一气体压力且第二空腔具有与第一空腔不同的第二气体压力。释气层邻接第一空腔。释气层包含具有释气物质的释气材料。释气材料是非晶态的。
-
公开(公告)号：CN112992671A
公开(公告)日：2021-06-18
申请号：CN202010223397.6
申请日：2020-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/311 , H01L27/146
Abstract: 在位于衬底上的导电材料部分之上形成层堆叠。层堆叠包含第一氧化硅层、通过化学气相沉积形成的氮化硅层以及第二氧化硅层。在层堆叠之上形成包括开口的图案化刻蚀掩模层。通过使用各向同性刻蚀工艺各向同性刻蚀下伏在图案化刻蚀掩模层中的开口之下的层堆叠的部分，形成延伸穿过层堆叠并向下延伸到导电材料部分的通孔空腔。可使用缓冲氧化物刻蚀工艺，在缓冲氧化物刻蚀工艺中氮化硅层的刻蚀速率小于第一氧化硅层的刻蚀速率但足够显著，以在氮化硅层上提供锥形直侧壁。可提供包括图案化层堆叠的光学装置。
-
公开(公告)号：CN112299362A
公开(公告)日：2021-02-02
申请号：CN201911175794.4
申请日：2019-11-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开的各种实施例涉及一种微机电系统(MEMS)装置。所述微机电系统装置包括介电结构，介电结构设置在第一半导体衬底之上，其中介电结构至少局部地界定空腔。第二半导体衬底设置在介电结构之上。所述第二半导体衬底包括可移动体，其中可移动体的相对的侧壁设置在空腔的相对的侧壁之间。防粘连结构设置在可移动体与介电结构之间，其中防粘连结构是第一硅系半导体。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.04 seconds)
