公开(公告)号：CN113311536A

公开(公告)日：2021-08-27

申请号：CN202010933260.X

申请日：2020-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡臻 ,  曾李全 ,  林诗玮

IPC: G02B6/12 ,  G02B6/13 ,  G02B6/132

Abstract: 提供一种半导体器件及其形成方法。所述半导体器件包括位于衬底之上的波导。所述半导体器件包括位于衬底之上的第一介电结构，其中波导的一部分位于第一介电结构中。所述半导体器件包括位于波导下方的第二介电结构，其中第二介电结构的第一侧壁邻近衬底的第一侧壁。

公开(公告)号：CN113253490B

公开(公告)日：2024-11-15

申请号：CN202010669969.3

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡臻 ,  刘铭棋 ,  林诗玮

IPC: G02F1/035 ,  G02F1/03 ,  G02B6/12 ,  G02B6/13

Abstract: 本发明实施例是有关于一种半导体器件和其形成方法。本公开实施例提供一种半导体器件。半导体器件包含位于衬底之上的第一介电层中的氮化硅波导。半导体器件包含位于第一介电层之上的第二介电层中的半导体波导。包含氮化硅波导的第一介电层位于包含半导体波导的第二介电层与衬底之间。

公开(公告)号：CN113363209A

公开(公告)日：2021-09-07

申请号：CN202110559473.5

申请日：2021-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林琨祐 ,  葛育菱 ,  陈怡臻 ,  廖志腾 ,  陈臆仁

IPC: H01L21/8234 ,  H01L27/088

Abstract: 在制造半导体器件的方法中，在设置在衬底上方的硬掩模层上方形成牺牲图案，在牺牲图案的侧壁上形成侧壁图案，去除牺牲图案，从而留下侧壁图案作为第一硬掩模图案，通过使用第一硬掩模图案作为蚀刻掩模来图案化硬掩模层，从而形成第二硬掩模图案，并且通过使用第二硬掩模图案作为蚀刻掩模来图案化衬底，从而形成鳍结构。每个第一牺牲图案具有锥形形状，该锥形形状的顶部小于底部。本申请的实施例还涉及半导体器件。

公开(公告)号：CN112750847A

公开(公告)日：2021-05-04

申请号：CN202011161112.7

申请日：2020-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江振豪 ,  林诗玮 ,  陈逸 ,  陈怡臻

IPC: H01L27/144 ,  G02B6/12 ,  G02B6/136

Abstract: 本公开实施例涉及一种半导体装置及其形成方法。半导体装置包括：第一掺杂区，具有第一掺杂类型，设置在半导体衬底中。第二掺杂区具有与第一掺杂类型不同的第二掺杂类型，设置在半导体衬底中且与第一掺杂区在侧向上间隔开。波导结构设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。光电探测器至少部分地设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。波导结构被配置成将一个或多个光子引导到光电探测器中。光电探测器具有在光电探测器的相对的侧壁之间呈连续的弧形的上表面以及呈连续的弧形的下表面。

公开(公告)号：CN112750847B

公开(公告)日：2024-10-18

申请号：CN202011161112.7

申请日：2020-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江振豪 ,  林诗玮 ,  陈逸 ,  陈怡臻

IPC: H01L27/144 ,  G02B6/12 ,  G02B6/136

Abstract: 本公开实施例涉及一种半导体装置及其形成方法。半导体装置包括：第一掺杂区，具有第一掺杂类型，设置在半导体衬底中。第二掺杂区具有与第一掺杂类型不同的第二掺杂类型，设置在半导体衬底中且与第一掺杂区在侧向上间隔开。波导结构设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。光电探测器至少部分地设置在半导体衬底中且在侧向上位于第一掺杂区与第二掺杂区之间。波导结构被配置成将一个或多个光子引导到光电探测器中。光电探测器具有在光电探测器的相对的侧壁之间呈连续的弧形的上表面以及呈连续的弧形的下表面。

公开(公告)号：CN114078839A

公开(公告)日：2022-02-22

申请号：CN202110362539.1

申请日：2021-04-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄渊圣 ,  陈怡臻

IPC: H01L27/08 ,  H01L21/822

Abstract: 本公开的各个实施例针对具有用于良品率改进的沟槽图案的沟槽电容器。沟槽电容器位于衬底上并且包括多个电容器段。电容器段根据沟槽图案延伸到衬底中并且在轴线上以间距隔开。多个电容器段包括位于沟槽电容器的边缘处的边缘电容器段和位于沟槽电容器的中心处的中心电容器段。边缘电容器段的宽度大于中心电容器段的宽度和/或边缘电容器段处的间距大于中心电容器段处的间距。更大的宽度可以促进应力吸收，并且更大的间距可以增加沟槽电容器的热膨胀应力最大的边缘处的衬底刚度，从而减少衬底弯曲和沟槽耗竭以改进良品率。本申请的实施例提供了集成芯片及用于形成沟槽电容器的方法。

公开(公告)号：CN113311536B

公开(公告)日：2023-10-13

申请号：CN202010933260.X

申请日：2020-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡臻 ,  曾李全 ,  林诗玮

IPC: G02B6/12 ,  G02B6/13 ,  G02B6/132

Abstract: 提供一种半导体器件及其形成方法。所述半导体器件包括位于衬底之上的波导。所述半导体器件包括位于衬底之上的第一介电结构，其中波导的一部分位于第一介电结构中。所述半导体器件包括位于波导下方的第二介电结构，其中第二介电结构的第一侧壁邻近衬底的第一侧壁。

公开(公告)号：CN113253490A

公开(公告)日：2021-08-13

申请号：CN202010669969.3

申请日：2020-07-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈怡臻 ,  刘铭棋 ,  林诗玮

IPC: G02F1/035 ,  G02F1/03 ,  G02B6/12 ,  G02B6/13

Abstract: 本发明实施例是有关于一种半导体器件和其形成方法。本公开实施例提供一种半导体器件。半导体器件包含位于衬底之上的第一介电层中的氮化硅波导。半导体器件包含位于第一介电层之上的第二介电层中的半导体波导。包含氮化硅波导的第一介电层位于包含半导体波导的第二介电层与衬底之间。