公开(公告)号：CN101553924B

公开(公告)日：2012-06-20

申请号：CN200780045357.X

申请日：2007-11-05

Applicant: 夏普株式会社

Inventor： 山崎信夫 ,  细井康成 ,  粟屋信义 ,  里真一 ,  田中研一

IPC: H01L27/10 ,  G11C13/00 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L27/101 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/76 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1633

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件通过使施加时间无差异地施加正负极性任意的电压，能够对可变电阻元件进行稳定的高速转换动作。该非易失性半导体存储器件包括：2端子结构的可变电阻元件，其通过在两端施加满足规定条件的电压，由该两端的电流电压特性限定的电阻特性可在稳定地取得的低电阻状态和高电阻状态这2个电阻特性之间转移，该可变电阻元件具有当施加绝对值为第一阈值电压以上的第一极性电压时、从低电阻状态转移到高电阻状态，当施加绝对值为第二阈值电压以上的第二极性的电压时、从高电阻状态转移到低电阻状态的特性；串联连接到可变电阻元件的可调整负载电阻的负载电路；和可在串联电路的两端施加电压的电压产生电路；其中，在该非易失性半导体存储器件中，通过调整负载电路的电阻就能在可变电阻元件的状态之间转移。

公开(公告)号：CN101553924A

公开(公告)日：2009-10-07

申请号：CN200780045357.X

申请日：2007-11-05

Applicant: 夏普株式会社

Inventor： 山崎信夫 ,  细井康成 ,  粟屋信义 ,  里真一 ,  田中研一

IPC: H01L27/10 ,  G11C13/00 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L27/101 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/15 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/76 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1633

Abstract: 提供一种非易失性半导体存储器件，该非易失性半导体存储器件通过使施加时间无差异地施加正负极性任意的电压，能够对可变电阻元件进行稳定的高速转换动作。该非易失性半导体存储器件包括：2端子结构的可变电阻元件，其通过在两端施加满足规定条件的电压，由该两端的电流电压特性限定的电阻特性可在稳定地取得的低电阻状态和高电阻状态这2个电阻特性之间转移，该可变电阻元件具有当施加绝对值为第一阈值电压以上的第一极性电压时、从低电阻状态转移到高电阻状态，当施加绝对值为第二阈值电压以上的第二极性的电压时、从高电阻状态转移到低电阻状态的特性；串联连接到可变电阻元件的可调整负载电阻的负载电路；和可在串联电路的两端施加电压的电压产生电路；其中，在该非易失性半导体存储器件中，通过调整负载电路的电阻就能在可变电阻元件的状态之间转移。

公开(公告)号：CN1722411A

公开(公告)日：2006-01-18

申请号：CN200510054738.7

申请日：2005-03-11

Applicant: 夏普株式会社

Inventor： 秦和宏 ,  里真一 ,  秋山幸春

IPC: H01L21/8247 ,  H01L21/8239 ,  H01L27/115 ,  H01L27/10 ,  H01L29/788

CPC classification number: H01L29/0847 ,  H01L21/26586 ,  H01L27/11568 ,  H01L29/66825

Abstract: 一种半导体存储器件的制造方法，包括以下步骤：在半导体衬底中形成条形的多个沟槽，并且用元件隔离绝缘膜填充每个沟槽，从而形成元件隔离区；依次形成沟道绝缘膜和电荷储存膜，以便覆盖元件隔离区之间的有源区；在电荷储存膜上形成层间绝缘膜；在垂直于沟槽纵向的方向上在层间绝缘膜上形成多个控制栅；在多个控制栅之间交替提供的源极形成区和漏极形成区当中，使用在源极形成区中具有开口的抗蚀剂膜作掩模，刻蚀源极形成区中的元件隔离绝缘膜，以便露出沟槽的表面；和在源极形成区上进行各向同性等离子体离子注入，从而在沟槽的表面中和在有源区中形成源极扩散层。