公开(公告)号：CN109328361A

公开(公告)日：2019-02-12

申请号：CN201780036696.5

申请日：2017-06-14

Applicant: 多伦多大学管理委员会

Inventor： P·贾德 ,  J·阿尔贝里奥 ,  A·莫霍沃斯 ,  S·沙丽 ,  A·德尔马斯拉斯科兹

IPC: G06N3/02 ,  G06N3/04

Abstract: 描述一种用于在处理神经网络中的层过程中减少无效计算的系统、集成电路和方法。一个或多个片执行计算，其中每个片接收输入神经元、偏移和突触，并且其中每个输入神经元具有相关联偏移。每个片生成输出神经元，并且还存在经由调度器和编码器与所述片通信的用于存储神经元的激活存储器。所述调度器从所述激活存储器读取神经元并将所述神经元传输到所述片并且从存储器读取突触并将所述突触传输到所述片。所述编码器从所述片接收所述输出神经元、对其进行编码并且将所述输出神经元传输到所述激活存储器。通过所述片处理所述偏移以便仅对非零神经元执行计算。任选地，可以类似地处理突触以跳过无效操作。

公开(公告)号：CN109328361B

公开(公告)日：2020-03-27

申请号：CN201780036696.5

申请日：2017-06-14

Applicant: 多伦多大学管理委员会

Inventor： P·贾德 ,  J·阿尔贝里奥 ,  A·莫霍沃斯 ,  S·沙丽 ,  A·德尔马斯拉斯科兹

IPC: G06N3/02 ,  G06N3/04

Abstract: 描述一种用于在处理神经网络中的层过程中减少无效计算的系统、集成电路和方法。一个或多个片执行计算，其中每个片接收输入神经元、偏移和突触，并且其中每个输入神经元具有相关联偏移。每个片生成输出神经元，并且还存在经由调度器和编码器与所述片通信的用于存储神经元的激活存储器。所述调度器从所述激活存储器读取神经元并将所述神经元传输到所述片并且从存储器读取突触并将所述突触传输到所述片。所述编码器从所述片接收所述输出神经元、对其进行编码并且将所述输出神经元传输到所述激活存储器。通过所述片处理所述偏移以便仅对非零神经元执行计算。任选地，可以类似地处理突触以跳过无效操作。

公开(公告)号：CN109416754A

公开(公告)日：2019-03-01

申请号：CN201780039356.8

申请日：2017-05-26

Applicant: 多伦多大学管理委员会

Inventor： P·贾德 ,  J·阿尔贝里奥 ,  A·德尔马斯拉斯科兹 ,  A·莫霍沃斯 ,  S·沙丽

IPC: G06N3/02 ,  G06N3/063

Abstract: 描述一种用于在神经网络中进行位串行计算的系统。所述系统可以在集成电路上体现并且包括用于执行位串行计算的一个或多个位串行瓦片，其中每个位串行瓦片接收输入神经元和突触，并且传送输出神经元。还包括用于存储所述神经元的激活存储器以及分派器和精简器。所述分派器从存储器读取神经元和突触，并且将所述神经元或所述突触位串行地传送到所述一个或多个位串行瓦片。所述神经元或所述突触中的另一者被位并行地传送到所述一个或多个位串行瓦片，或者根据另一个实施例，还可以被位串行地传送到所述一个或多个位串行瓦片。所述精简器接收来自所述一个或多个瓦片的所述输出神经元，并且将所述输出神经元传送到所述激活存储器。

公开(公告)号：CN111742331A

公开(公告)日：2020-10-02

申请号：CN201980014141.X

申请日：2019-02-15

Applicant: 多伦多大学管理委员会

Inventor： A·莫霍沃斯 ,  A·德尔马斯拉斯科兹 ,  Z·普洛斯 ,  D·马龙斯图尔特 ,  P·贾德 ,  S·沙丽 ,  M·马哈茂德 ,  M·尼科利奇 ,  K·C·M·小

IPC: G06N3/04 ,  G06N3/063

Abstract: 描述了一种用于利用输入稀疏性的神经网络加速器瓦片。所述瓦片包括：权重存储器，所述权重存储器用于向每个权重通道供应权重和权重选择元数据；激活选择单元，所述激活选择单元用于接收输入激活值集合并重排所述输入激活值集合以向每个激活通道供应重排的激活值集合；多路复用器集合，所述多路复用器集合包括每对激活通道和权重通道至少一个多路复用器，其中每个多路复用器被配置为基于所述权重通道权重选择元数据针对所述激活通道从重排的激活值的激活通道集合中选择组合激活值；以及组合单元集合，所述组合单元集合包括每个多路复用器至少一个组合单元，其中每个组合单元被配置为将所述激活通道组合值与所述权重通道权重组合以输出权重通道乘积。

公开(公告)号：CN109416754B

公开(公告)日：2020-06-23

申请号：CN201780039356.8

申请日：2017-05-26

Applicant: 多伦多大学管理委员会

Inventor： P·贾德 ,  J·阿尔贝里奥 ,  A·德尔马斯拉斯科兹 ,  A·莫霍沃斯 ,  S·沙丽

IPC: G06N3/02 ,  G06N3/063

Abstract: 描述一种用于在神经网络中进行位串行计算的系统。所述系统可以在集成电路上体现并且包括用于执行位串行计算的一个或多个位串行瓦片，其中每个位串行瓦片接收输入神经元和突触，并且传送输出神经元。还包括用于存储所述神经元的激活存储器以及分派器和精简器。所述分派器从存储器读取神经元和突触，并且将所述神经元或所述突触位串行地传送到所述一个或多个位串行瓦片。所述神经元或所述突触中的另一者被位并行地传送到所述一个或多个位串行瓦片，或者根据另一个实施例，还可以被位串行地传送到所述一个或多个位串行瓦片。所述精简器接收来自所述一个或多个瓦片的所述输出神经元，并且将所述输出神经元传送到所述激活存储器。