-
公开(公告)号:CN101313439B
公开(公告)日:2011-11-30
申请号:CN200680043847.1
申请日:2006-12-04
Applicant: 思科技术公司
CPC classification number: H05K1/0222 , H05K1/115 , H05K3/429 , H05K3/4614 , H05K2201/09309 , H05K2201/09809 , H05K2203/061 , Y10T29/49126 , Y10T29/49128 , Y10T29/49162 , Y10T29/49165
Abstract: 本发明公开了一种制造具有同轴通孔的印刷电路板的方法。所述方法包括:将多个层装配成叠层,以使所述叠层中的所述多个层具有顶信号层和底信号层;形成穿过所述多个层的中空通孔,以连接所述印刷电路板中的GND层;在所述中空通孔内形成或嵌入用非导电材料涂覆的导体;用图案化的介电信号层覆盖所述顶层和底层;用掩蔽剂覆盖所述顶层和底层;用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层;从所述顶层和底层上去除所述掩蔽剂。
-
公开(公告)号:CN102448244A
公开(公告)日:2012-05-09
申请号:CN201110304333.X
申请日:2006-12-04
Applicant: 思科技术公司
CPC classification number: H05K1/0222 , H05K1/115 , H05K3/429 , H05K3/4614 , H05K2201/09309 , H05K2201/09809 , H05K2203/061 , Y10T29/49126 , Y10T29/49128 , Y10T29/49162 , Y10T29/49165
Abstract: 本发明公开了一种用于高速信号设计的印刷电路板以及制造该印刷电路板的方法。所述方法包括:将多个层装配成叠层,以使所述叠层中的所述多个层具有顶信号层和底信号层;形成穿过所述多个层的中空通孔,以连接所述印刷电路板中的GND层;在所述中空通孔内形成或嵌入用非导电材料涂覆的导体;用图案化的介电信号层覆盖所述顶层和底层;用掩蔽剂覆盖所述顶层和底层;用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层;从所述顶层和底层上去除所述掩蔽剂。
-
公开(公告)号:CN102448244B
公开(公告)日:2014-10-29
申请号:CN201110304333.X
申请日:2006-12-04
Applicant: 思科技术公司
CPC classification number: H05K1/0222 , H05K1/115 , H05K3/429 , H05K3/4614 , H05K2201/09309 , H05K2201/09809 , H05K2203/061 , Y10T29/49126 , Y10T29/49128 , Y10T29/49162 , Y10T29/49165
Abstract: 本发明公开了一种用于高速信号设计的印刷电路板以及制造该印刷电路板的方法。所述方法包括:将多个层装配成叠层,以使所述叠层中的所述多个层具有顶信号层和底信号层;形成穿过所述多个层的中空通孔,以连接所述印刷电路板中的GND层;在所述中空通孔内形成或嵌入用非导电材料涂覆的导体;用图案化的介电信号层覆盖所述顶层和底层;用掩蔽剂覆盖所述顶层和底层;用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层;从所述顶层和底层上去除所述掩蔽剂。
-
公开(公告)号:CN101313439A
公开(公告)日:2008-11-26
申请号:CN200680043847.1
申请日:2006-12-04
Applicant: 思科技术公司
IPC: H01R12/04
CPC classification number: H05K1/0222 , H05K1/115 , H05K3/429 , H05K3/4614 , H05K2201/09309 , H05K2201/09809 , H05K2203/061 , Y10T29/49126 , Y10T29/49128 , Y10T29/49162 , Y10T29/49165
Abstract: 本发明公开了一种制造具有同轴通孔的印刷电路板的方法。所述方法包括:将多个层装配成叠层,以使所述叠层中的所述多个层具有顶信号层和底信号层;形成穿过所述多个层的中空通孔,以连接所述印刷电路板中的GND层;在所述中空通孔内形成或嵌入用非导电材料涂覆的导体;用图案化的介电信号层覆盖所述顶层和底层;用掩蔽剂覆盖所述顶层和底层;用连接通孔内的信号迹线的导电材料镀覆所述顶层和底层;从所述顶层和底层上去除所述掩蔽剂。
-
-
-