公开(公告)号：CN115692225A

公开(公告)日：2023-02-03

申请号：CN202210909307.8

申请日：2022-07-29

Applicant: 意法半导体股份有限公司

Inventor： M·德桑塔 ,  M·阿莱西

IPC: H01L21/60 ,  H01L23/52 ,  H01L23/488

Abstract: 本发明的各个实施例涉及组装半导体器件的方法和对应的半导体器件。引线框包括管芯焊盘，管芯焊盘上布置有第一半导体管芯，其中导电带在第一半导体管芯上延伸。第一半导体管芯位于引线框和导电带中间。第二半导体管芯被安装在导电带上，用于在同一管芯焊盘上提供第二半导体管芯和第一半导体管芯的堆叠布置，其中至少一个导电带在第一半导体管芯和第二半导体管芯中间。封装尺寸减小因此可以在不明显影响器件组装流程的情况下实现。

公开(公告)号：CN107293499A

公开(公告)日：2017-10-24

申请号：CN201610851698.7

申请日：2016-09-26

Applicant: 意法半导体股份有限公司

Inventor： M·马佐拉 ,  B·维塔利 ,  M·德桑塔

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/31

CPC classification number: H01L21/4828 ,  H01L21/4825 ,  H01L21/4832 ,  H01L21/4875 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/3171 ,  H01L23/4822 ,  H01L23/4924 ,  H01L23/49582 ,  H01L24/05 ,  H01L24/08 ,  H01L24/10 ,  H01L24/80 ,  H01L24/97 ,  H01L2224/04 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/05567 ,  H01L2224/08258 ,  H01L2224/16245 ,  H01L2224/80207 ,  H01L2224/80439 ,  H01L2224/80444 ,  H01L2224/80455 ,  H01L2224/97 ,  H01L2924/00012 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2224/80 ,  H01L2224/08 ,  H01L24/83 ,  H01L23/3185 ,  H01L2224/80205

Abstract: 本公开涉及用于倒装芯片封装件的热超声接合的连接，具体公开了制造封装件的方法。该方法可以包括：在衬底的第一表面上形成接合焊盘；通过在衬底的第二表面中蚀刻凹部在衬底中形成引线，第二表面与第一表面相对；以及使引线的顶面的至少一部分镀敷有表面镀敷层。该方法还可以包括：通过将表面镀敷层热超声地接合至裸片来将引线热超声地接合至裸片，以及在密封剂中密封裸片和引线。

公开(公告)号：CN116453957A

公开(公告)日：2023-07-18

申请号：CN202211266083.X

申请日：2022-10-08

Applicant: 意法半导体股份有限公司

Inventor： M·德桑塔 ,  M·马佐拉

IPC: H01L21/48 ,  H01L23/528 ,  H01L23/538 ,  H01L25/07

Abstract: 本公开的实施例涉及制造半导体器件的方法，相应半导体器件和用于其中的带。半导体管芯和导电带设置在衬底上。导电带包括粗糙表面。将绝缘封装模制到半导体管芯和导电带上。导电带的粗糙表面为绝缘封装提供粗糙的耦合界面。

公开(公告)号：CN115547841A

公开(公告)日：2022-12-30

申请号：CN202210758261.4

申请日：2022-06-29

Applicant: 意法半导体股份有限公司

Inventor： R·维拉 ,  M·德桑塔

IPC: H01L21/48 ,  H01L23/495 ,  H01L21/60 ,  H01L21/50

Abstract: 本发明的各个实施例涉及制造半导体器件的方法和对应的半导体器件。半导体芯片以引线框架的形式被布置在衬底上方。被配置为导电条带的一组载流构成耦接到半导体芯片。衬底不包括用于将导电条带彼此电耦接的导电构成。例如，经由楔形接合在邻近导电条带之间形成电触点，以使得在邻近导电条带之间提供触点以支持多构成载流通道。

公开(公告)号：CN219303608U

公开(公告)日：2023-07-04

申请号：CN202222715801.9

申请日：2022-10-08

Applicant: 意法半导体股份有限公司

Inventor： M·德桑塔 ,  M·马佐拉

IPC: H01L21/48 ,  H01L23/528 ,  H01L23/538 ,  H01L25/07

Abstract: 本公开的实施例涉及半导体器件和导电带。半导体管芯和导电带设置在衬底上。导电带包括粗糙表面。将绝缘封装模制到半导体管芯和导电带上。导电带的粗糙表面为绝缘封装提供粗糙的耦合界面。

公开(公告)号：CN218123353U

公开(公告)日：2022-12-23

申请号：CN202221662153.9

申请日：2022-06-29

Applicant: 意法半导体股份有限公司

Inventor： R·维拉 ,  M·德桑塔

IPC: H01L21/48 ,  H01L23/495 ,  H01L21/60 ,  H01L21/50

Abstract: 本实用新型的各个实施例涉及半导体器件。半导体芯片以引线框架的形式被布置在衬底上方。被配置为导电条带的一组载流构成耦接到半导体芯片。衬底不包括用于将导电条带彼此电耦接的导电构成。例如，经由楔形接合在邻近导电条带之间形成电触点，以使得在邻近导电条带之间提供触点以支持多构成载流通道。

公开(公告)号：CN218957727U

公开(公告)日：2023-05-02

申请号：CN202221986369.0

申请日：2022-07-29

Applicant: 意法半导体股份有限公司

Inventor： M·德桑塔 ,  M·阿莱西

IPC: H01L23/52 ,  H01L23/488

Abstract: 本实用新型的各个实施例涉及半导体器件。引线框包括管芯焊盘，管芯焊盘上布置有第一半导体管芯，其中导电带在第一半导体管芯上延伸。第一半导体管芯位于引线框和导电带中间。第二半导体管芯被安装在导电带上，用于在同一管芯焊盘上提供第二半导体管芯和第一半导体管芯的堆叠布置，其中至少一个导电带在第一半导体管芯和第二半导体管芯中间。封装尺寸减小因此可以在不明显影响器件组装流程的情况下实现。

公开(公告)号：CN206301777U

公开(公告)日：2017-07-04

申请号：CN201621081475.9

申请日：2016-09-26

Applicant: 意法半导体股份有限公司

Inventor： M·马佐拉 ,  B·维塔利 ,  M·德桑塔

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/49

CPC classification number: H01L21/4828 ,  H01L21/4825 ,  H01L21/4832 ,  H01L21/4875 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3107 ,  H01L23/3171 ,  H01L23/4822 ,  H01L23/4924 ,  H01L23/49582 ,  H01L24/10 ,  H01L2224/16245 ,  H01L2224/97 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 本公开涉及半导体封装件，包括：半导体裸片，具有有源表面；引线，具有相对的第一端部和第二端部；表面镀敷层，位于所述引线的第一端部上，所述引线经由所述表面镀敷层直接耦合至所述半导体裸片；密封剂，密封所述裸片和所述引线并露出所述引线的第二端部。