バイアス電流発生回路
    1.
    发明专利

    公开(公告)号:JP2021196806A

    公开(公告)日:2021-12-27

    申请号:JP2020102231

    申请日:2020-06-12

    Abstract: 【課題】最低動作電源電圧の上昇を招くことなく電源電圧の急激な低下が生じても安定したバイアス電流供給するバイアス電流発生回路を提供する。 【解決手段】正電源電圧VDDと負電源電圧VSSとの間において、正電源電圧側からバンドギャップ回路101、供給用カレントミラー回路102が直列接続されて設けられる場合、バンドギャップ回路101においてカレントミラー接続状態に設けられたトランジスタM1、M2の制御電極V1に電圧変化重畳用コンデンサ35を介して正電源電圧の印加を可能とする一方、供給用カレントミラー回路が正電源電圧側から設けられる場合は、供給用カレントミラー回路を構成するトランジスタの制御電極に電圧変化重畳用コンデンサを介して正電源電圧の印加を可能として、正電源電圧の急低下を制御電極に重畳させてバイアス電流の一時停止を回避可能とする。 【選択図】図1

    起動回路の故障検出方法
    3.
    发明专利

    公开(公告)号:JP2019057204A

    公开(公告)日:2019-04-11

    申请号:JP2017182260

    申请日:2017-09-22

    Abstract: 【課題】起動回路の故障検出のためのコンデンサを追加接続しながらも、故障していない起動回路の起動時間を劣化させることなく、故障した起動回路を検出する。 【解決手段】トランジスタM1のゲートと低電位電源端子2の間にコンデンサC1を追加接続し、高電位電源端子1の電圧VDDにトランジスタM1の閾値電圧以上に低下する電位変化を与えたときに、電流源回路CS1が動作停止してから復帰するまでの復帰時間を計測して、該復帰時間の長短によって起動回路S1の故障を検出する。 【選択図】図1

    力率改善回路及びその制御方法
    4.
    发明专利
    力率改善回路及びその制御方法 审中-公开
    功率因数校正电路及其控制方法

    公开(公告)号:JP2016201962A

    公开(公告)日:2016-12-01

    申请号:JP2015082549

    申请日:2015-04-14

    Inventor: 小川 正訓

    CPC classification number: Y02B20/42

    Abstract: 【課題】寿命末期の判定後であっても出力を低下させることなく延命措置を実施し、且つ利用者に装置の交換を促すことができるようにする。 【解決手段】入力する交流電圧を整流する整流回路11と、整流回路11の出力側に接続されたインダクタL1と、インダクタL1に流れる電流をスイッチングするスイッチング素子MN1と、平滑用の電解コンデンサC1と、電解コンデンサC1の両端間電圧に応じてスイッチング素子MN1のスイッチングを制御するとともに電解コンデンサC1の寿命を判定する制御装置13と、判定された寿命が末期であるときそれを通達する通達装置14とを備える。制御装置13は、電解コンデンサC1の寿命が末期であると判定されたときスイッチング素子MN1のスイッチング周波数をより高い周波数に切り替える。 【選択図】図1

    Abstract translation: 甲即使在结束寿命进行寿命不降低输出维持的确定,并且以能够更换装置的提示给用户。 用于整流的AC电压输入一个,在整流器电路11的输出侧连接的电感器L1,用于切换电流流过电感器L1的开关元件MN1,电解电容器C1用于平滑整流电路11 ,并确定该控制装置13中的电解电容器C1的使用寿命根据横跨电解电容器C1上的电压,一个通知装置14通知其确定的寿命来控制开关元件MN1的切换时,它是迟 配备了。 控制器13切换到更高的频率时,确定电解电容器C1的寿命要晚的开关元件MN1的开关频率。 点域1

    コンパレータ
    6.
    发明专利
    コンパレータ 审中-公开

    公开(公告)号:JP2018011103A

    公开(公告)日:2018-01-18

    申请号:JP2016136636

    申请日:2016-07-11

    Inventor: 小川 正訓

    Abstract: 【課題】応答特性の電源電圧依存性を確実に抑制可能なコンパレタータを提供する。 【解決手段】出力回路104がLow出力状態の場合に、ゲート・ソース間の電位が上昇する第6のトランジスタ6に対して、分流用MOSトランジスタである第101のトランジスタ16が、第6のトランジスタ6のドレインと負電源電圧VSSとの間に、直列接続されて設けられており、第6のトランジスタ6に流れるドレイン電流を負電源電圧側に流入せしめ、第9のトランジスタ9のゲート電位の上昇を抑制することで応答特性の電源電圧依存性が確実に抑制、低減されるものとなっている。 【選択図】図1

    差動増幅器
    8.
    发明专利
    差動増幅器 审中-公开

    公开(公告)号:JP2021078157A

    公开(公告)日:2021-05-20

    申请号:JP2021021477

    申请日:2021-02-15

    Inventor: 小川 正訓

    Abstract: 【課題】同相入力電圧の変化に対する応答特性の変化を確実に抑制でき、安定性、信頼性の高い差動増幅器を提供する。 【解決手段】差動増幅器Aにおいて、フォールデットカスコード回路103を構成するMOSトランジスタと共にカレントミラー回路を構成し、かつ、ミラー元となる第9のトランジスタ9と、ミラー元用抵抗器である第5の抵抗器35と、ミラー元用定電流源としての第2の定電流源22と、第101の抵抗器36が、正電源電圧側から第101の抵抗器36、第5の抵抗器35、第9のトランジスタ9、第2の定電流源22の順に直列接続されて設けられると共に、ソースが正電源電圧VDDに接続され、ドレインが第101の抵抗器36と第5の抵抗器35の接続点に接続され同相入力電圧に応じて動作する第101のトランジスタ16が設けられる。 【選択図】図2

Patent Agency Ranking