公开(公告)号：CN1099712C

公开(公告)日：2003-01-22

申请号：CN97125859.7

申请日：1997-12-26

Applicant: 日本电气株式会社

Inventor： 入野仁

IPC: H01L23/62

CPC classification number: H01L27/0277

Abstract: 在一内部电路的输出端和输入端形成使半导体基片上的内部电路免受高电压毁坏的保护电路。输入端的保护电路有由带状导电膜组成的栅电极。此栅电极接地并有交替出现波峰和波谷的波状平面形状。与内电路输出端相连的漏扩散层形成在由栅电极确定的半导体基片表面的两扩散区之一的区内，而接地的源扩散层形成在另一区内。源扩散层和漏扩散层相互形成整体，使输入端的保护电路基本上构成一个缓冲晶体管。

公开(公告)号：CN1294365A

公开(公告)日：2001-05-09

申请号：CN00130215.9

申请日：2000-10-27

Applicant: 日本电气株式会社

Inventor： 入野仁 ,  安道德昭 ,  和深裕 ,  远矢弘和

IPC: G06F17/50 ,  H05K3/00

CPC classification number: H05K1/0231 ,  G06F17/5068 ,  H05K1/165 ,  H05K3/0005 ,  H05K2201/10689

Abstract: 本发明的设计支持系统100包括:LSI库10,储存各LSI的额定特性;去耦电容器库20,储存各电容器的额定特性;PCB库30,储存各电源布线的截面结构;去耦电容器搜索单元40,其使用LSI库10和去耦电容器库20;电源布线确定单元50,其使用去耦电容器搜索单元40、LSI库10和PCB库30所得到的结果;以及设计结果输出单元60,其输出从电源布线确定单元50收到的结果。这三个库中的数据可以被更新或加入新数据。

公开(公告)号：CN1186342A

公开(公告)日：1998-07-01

申请号：CN97125859.7

申请日：1997-12-26

Applicant: 日本电气株式会社

Inventor： 入野仁

IPC: H01L23/62

CPC classification number: H01L27/0277

Abstract: 在一内部电路的输出端和输入端形成使半导体基片上的内部电路免受高电压毁坏的保护电路。输入端的保护电路有由带状导电膜组成的栅电极。此栅电极接地并有交替出现波峰和波谷的波状平面形状。与内电路输出端相连的漏扩散层形成在由栅电极确定的半导体基片表面的两扩散区之一的区内,而接地的源扩散层形成在另一区内。源扩散层和漏扩散层相互形成整体,使输入端的保护电路基本上构成一个缓冲晶体管。