处理装置
    1.
    发明公开

    公开(公告)号:CN111886588A

    公开(公告)日:2020-11-03

    申请号:CN201980013880.7

    申请日:2019-03-12

    Abstract: 本发明提供一种抑制进行并行处理的多个内核间的通信中的延迟的技术。本发明中,车辆控制系统(2)的ECU(302)具有多个内核(401)和共享存储器(405)。发送侧的内核(401‑1)在通过核间通信来发送数据时,向由共享存储器(405)中设置的多个缓冲器部(901)中各自存放的按照每一通信系统加以管理的计数器值决定的缓冲器部(901)写入该数据和根据写入顺序加以更新后的计数器值。接收侧的内核(401‑2)在通过核间通信来接收数据时,从由多个缓冲器部(901)中各自存放的计数器值决定的、存放有每一通信系统的最新的数据的缓冲器部(901)读出数据。

Patent Agency Ranking