-
公开(公告)号：CN100424821C
公开(公告)日：2008-10-08
申请号：CN200410097017.X
申请日：2004-12-08
Applicant: 旺宏电子股份有限公司
IPC: H01L21/027 , H01L21/00 , H01L21/82
Abstract: 本发明是关于一种缩小图案线距的方法，是先在一衬底上依序形成一材料层、一硬掩膜层以及一图案化光刻胶层。接着，以图案化光刻胶层作为蚀刻掩膜，蚀刻硬掩膜层，此时因为负载效应，因此会在蚀刻区域中残留有部分硬掩膜层，而在蚀刻区域中硬掩膜层的边缘处形成沟渠。随后，以残留的硬掩膜层作为蚀刻掩膜，图案化材料层。再将图案化光刻胶层与硬掩膜层去除。由于在蚀刻硬掩膜层时利用沟渠效应以使蚀刻区域中残留有部分硬掩膜层而形成沟渠，因此后续再将沟渠图案转移至材料层，而使材料层被图案化之后，其图案的线距将会大幅的缩小。
-
公开(公告)号：CN100338758C
公开(公告)日：2007-09-19
申请号：CN02103165.7
申请日：2002-02-01
Applicant: 旺宏电子股份有限公司
IPC: H01L21/82 , H01L21/283 , H01L21/3205
Abstract: 一种选择性局部自对准硅化物的制作方法，首先在间隙较窄的存储单元区上先覆盖一层共形的阻挡层，然后，再于基底上形成另一层阻挡层，以覆盖存储单元区与逻辑电路区。然后，再进行回蚀刻步骤，使欲形成自对准硅化物的多晶硅栅极与硅基底露出来，仅留下存储单元区的栅极之间的阻挡层，与隔离区上的阻挡层，以选择性地形成局部自对准硅化物。
-
公开(公告)号：CN1482652A
公开(公告)日：2004-03-17
申请号：CN02141700.8
申请日：2002-09-13
Applicant: 旺宏电子股份有限公司
IPC: H01L21/31
Abstract: 本发明公开了一种碳氟膜的制造方法，此制造方法是将一基底置入反应器中。接着，将高碳/氟比的反应气体导入反应器中，并且此反应气体的组成式为CxFy，其中y/x的比例≤2。然后，提供反应器的上极板一第一电源以离子化此反应气体，并提供基底底部一第二电源以供给基底一自我偏压，以于基底上形成碳氟膜。
-
公开(公告)号：CN1435875A
公开(公告)日：2003-08-13
申请号：CN02103165.7
申请日：2002-02-01
Applicant: 旺宏电子股份有限公司
IPC: H01L21/82 , H01L21/283
Abstract: 一种选择性局部自行对准硅化物的制作方法，首先在间隙较窄的存储单元区上先覆盖一层共形的阻挡层，然后，再于基底上形成另一层阻挡层，以覆盖存储单元区与逻辑电路区。然后，再进行回蚀刻步骤，使欲形成自行对准硅化物的多晶硅栅极与硅基底露出来，仅留下存储单元区的栅极之间的阻挡层，与隔离区上的阻挡层，以选择性地形成局部自行对准硅化物。
-
公开(公告)号：CN1400644A
公开(公告)日：2003-03-05
申请号：CN01123813.5
申请日：2001-07-30
Applicant: 旺宏电子股份有限公司
IPC: H01L21/66
Abstract: 一种检测接触窗蚀刻结果的方法，可包含以下步骤：首先将接触窗蚀刻完成后的芯片置于扫描电子显微镜(SEM)下，以低倍率(500至2K)进行扫描，时间约5至10秒，由于硅与二氧化硅或其它绝缘材质在电子束照射后，因为不同材质会有不同的充电(Charging)效应，因此会呈现不同的影像色泽，即可经由颜色的对比来判定蚀刻是否完全。
-
Patent Agency Ranking
公开(公告)号：CN1787175A
公开(公告)日：2006-06-14
申请号：CN200410097017.X
申请日：2004-12-08
Applicant: 旺宏电子股份有限公司
IPC: H01L21/027 , H01L21/00 , H01L21/82
Abstract: 本发明是关于一种缩小图案线距的方法，是先在一基底上依序形成一材料层、一硬罩幕层以及一图案化光阻层。接着，以图案化光阻层作为蚀刻罩幕，蚀刻硬罩幕层，此时因为负载效应，因此会在蚀刻区域中残留有部分硬罩幕层，而在蚀刻区域中硬罩幕层的边缘处形成微沟渠。随后，以残留的硬罩幕层作为蚀刻罩幕，图案化材料层。再将图案化光阻层与硬罩幕层去除。由于在蚀刻硬罩幕层时利用沟渠效应以使蚀刻区域中残留有部分硬罩幕层而形成微沟渠，因此后续再将微沟渠图案转移至材料层，而使材料层被图案化之后，其图案的线距将会大幅的缩小。
-
公开(公告)号：CN1241243C
公开(公告)日：2006-02-08
申请号：CN03122983.2
申请日：2003-04-23
Applicant: 旺宏电子股份有限公司
IPC: H01L21/312
Abstract: 一保护层沉积在一基底的表面上，其是由等离子体增强型化学气相沉积制造工艺而形成，然后在保护层上沉积一高分子层。此基底放置在一反应室内的垫块上，接着在至少一等离子体源影响下，氟碳气体导入反应室中，此氟碳气体可以是CFx气体，此至少一等离子体源包括通过使用无线电频率等离子体能量离子化氟碳气体的第一等离子体源，以及在沉积保护层时的无线电频率及沉积高分子层时较大的偏压，使用一几近于零的自偏压至基底的第二等离子体源。沉积高分子之前先沉积保护层以保护基底表面，避免沉积高分子层时损坏基底。
-
公开(公告)号：CN1467798A
公开(公告)日：2004-01-14
申请号：CN03122983.2
申请日：2003-04-23
Applicant: 旺宏电子股份有限公司
IPC: H01L21/312
Abstract: 一保护层沉积在一基底的表面上，其是由等离子体增强型化学气相沉积制造工艺而形成，然后在保护层上沉积一高分子层。此基底放置在一反应室内的垫块上，接着在至少一等离子体源影响下，氟碳气体导入反应室中，此氟碳气体可以是CFx气体，此至少一等离子体源包括通过使用无线电频率等离子体能量离子化氟碳气体的第一等离子体源，以及在沉积保护层时的无线电频率及沉积高分子层时较大的偏压，使用一几近于零的自偏压至基底的第二等离子体源。沉积高分子之前先沉积保护层以保护基底表面，避免沉积高分子层时损坏基底。
-
公开(公告)号：CN1440051A
公开(公告)日：2003-09-03
申请号：CN02126486.4
申请日：2002-07-23
Applicant: 旺宏电子股份有限公司
IPC: H01L21/02 , H01L21/027 , G03F7/00
CPC classification number: H01L21/32139 , H01L21/0212 , H01L21/02271 , H01L21/0271 , H01L21/0337 , H01L21/31144 , H01L21/312
Abstract: 本发明公开了一种缩小图案间隙且确保该间隙的方法，是一种半导体工艺，先定义一基底，再在基底上沉积一第一层。然后在第一层上提供一保护层，再在保护层上提供一罩幕层。接着，图案化并定义这层罩幕层，以形成具有至少一大体上垂直的侧壁与一大体上水平的顶部的至少一罩幕结构。随后，利用具有至少一反应气体的化学气相沉积工艺在罩幕结构与保护层上沉积一遮盖层，其中保护层是不与该用以形成遮盖层的反应气体反应的。最后，非等向性蚀刻保护层以及第一层。
-
公开(公告)号：CN1417643A
公开(公告)日：2003-05-14
申请号：CN01131388.9
申请日：2001-10-29
Applicant: 旺宏电子股份有限公司
IPC: G03F7/09 , G03F7/20 , H01L21/027
Abstract: 一种减小图案间隙或开口尺寸的方法，其在基底与具有图案的罩幕层上形成一层大致共形的材料层，以减小罩幕层图案的间隙或开口尺寸。当此罩幕层为一蚀刻罩幕层时，其所定义的待蚀刻层图案的间隙或开口尺寸即得以缩小。另外，蚀刻罩幕层上形成的材料层的厚度也可大于待蚀刻层上形成的材料层的厚度，以增加蚀刻罩幕层的抗蚀刻能力。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.033 seconds)
