-
公开(公告)号：CN1193426C
公开(公告)日：2005-03-16
申请号：CN01121686.7
申请日：2001-03-14
Applicant: 株式会社东芝
CPC classification number: H01L24/11 , H01L24/13 , H01L2224/05568 , H01L2224/05573 , H01L2224/1134 , H01L2224/13099 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/1601 , H01L2224/16237 , H01L2224/45144 , H01L2224/78301 , H01L2224/81141 , H01L2224/81193 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/00 , H01L2224/05624 , H01L2924/00014 , H01L2924/00012
Abstract: 一种半导体器件，备有：在其表面上具有多个焊盘的半导体元件；分别结合到上述焊盘的多个突点；由在其上具有布线层的绝缘膜构成的插件；上述突点设有颈部，该颈部具有尖锐前端，并且以倒装片的形式分别连接到上述布线层；其中上述尖锐前端分别嵌入上述布线层。
-
公开(公告)号：CN1411056A
公开(公告)日：2003-04-16
申请号：CN02143913.3
申请日：2002-09-27
Applicant: 株式会社东芝
Inventor： 横井哲哉
CPC classification number: H01L24/86 , H01L23/4985 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/14 , H05K3/0052 , H05K3/328 , H05K3/361 , H05K2201/0909 , H05K2201/10681 , H05K2203/1545
Abstract: 一种薄膜基板，具备：在将来要分离的区域的外周线上边具有切缝部分，装载半导体器件芯片的绝缘性薄片；在上述绝缘性薄片上边形成，横穿上述切缝部分，连接到上述半导体器件芯片的外部端子上的导电性图形。
-
公开(公告)号：CN105321812B
公开(公告)日：2019-06-14
申请号：CN201510336842.9
申请日：2015-06-17
Applicant: 株式会社东芝
IPC: H01L21/304 , H01L21/56 , H01L23/31
CPC classification number: H01L23/49568 , H01L21/4842 , H01L21/78 , H01L23/49503 , H01L2224/05554 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/83385 , H01L2924/181 , H01L2924/00014 , H01L2924/00012
Abstract: 一种半导体封装，具有由金属构成并在表面上形成有多个槽的框、和与上述框的表面连接的半导体芯片。半导体元件具有半导体芯片、和被粘接到半导体芯片的下表面的由铜构成的基框。此外，半导体芯片和基框通过表面活性化法粘接。
-
Patent Agency Ranking
公开(公告)号：CN1325137A
公开(公告)日：2001-12-05
申请号：CN01121686.7
申请日：2001-03-14
Applicant: 株式会社东芝
CPC classification number: H01L24/11 , H01L24/13 , H01L2224/05568 , H01L2224/05573 , H01L2224/1134 , H01L2224/13099 , H01L2224/13124 , H01L2224/13144 , H01L2224/13147 , H01L2224/1601 , H01L2224/16237 , H01L2224/45144 , H01L2224/78301 , H01L2224/81141 , H01L2224/81193 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/09701 , H01L2924/00 , H01L2224/05624 , H01L2924/00014 , H01L2924/00012
Abstract: 半导体器件及其制造方法,它通过使用在芯片的电极表面上形成的突点与布线表面接触的方法可获得与作为插件的绝缘薄膜基板更高的连接性能,同时,将形成于芯片的连接电极上的突点贯穿形成于绝缘薄膜基板上的两面或三层以上的布线,可同时达到与布线层的相互连接。采用形成于芯片1的电极表面上的尖锐状或经过切口加工的突点15,一边破坏形成于布线表面上的氧化被膜及污物一边与作为插件的绝缘薄膜基板5的布线层6接触。通过暴露出材料的新生面可获得性能更高的连接性能。
-
公开(公告)号：CN105321812A
公开(公告)日：2016-02-10
申请号：CN201510336842.9
申请日：2015-06-17
Applicant: 株式会社东芝
IPC: H01L21/304 , H01L21/56 , H01L23/31
CPC classification number: H01L23/49568 , H01L21/4842 , H01L21/78 , H01L23/49503 , H01L2224/05554 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/83385 , H01L2924/181 , H01L2924/00014 , H01L2924/00012 , H01L21/304 , H01L21/56
Abstract: 一种半导体封装，具有由金属构成并在表面上形成有多个槽的框、和与上述框的表面连接的半导体芯片。半导体元件具有半导体芯片、和被粘接到半导体芯片的下表面的由铜构成的基框。此外，半导体芯片和基框通过表面活性化法粘接。
-
公开(公告)号：CN100356510C
公开(公告)日：2007-12-19
申请号：CN200510001835.X
申请日：2005-01-13
Applicant: 株式会社东芝
Inventor： 横井哲哉
CPC classification number: H01L24/86 , H01L21/565 , H01L23/16 , H01L23/3128 , H01L23/49833 , H01L23/49838 , H01L24/45 , H01L24/48 , H01L24/97 , H01L25/105 , H01L2224/16225 , H01L2224/2402 , H01L2224/24226 , H01L2224/24998 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/48235 , H01L2224/73265 , H01L2224/82007 , H01L2224/97 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供可效率高、成本低且容易地制造多种多样的半导体器件及其制造方法。与半导体元件的两个主面对向地配置第1基板和第2基板。在与基板的元件对向的一侧的主面上设置多条第1内部布线，在另一方的主面上与各条布线连接地设置多条外部布线。用具挠性的材料把基板形成得比元件更大。在基板的与元件对向的一侧的主面上设置多条第2内部布线，并且，把元件装载为使得元件的电极连接到各条布线中的若干条上。在基板的另一方的主面的至少中央部分上，把多个外部端子设置为连接到各条布线中的若干条上。使各条布线的一个端部一直延伸到基板的主面的边缘部分，同时在每个边缘部分上向基板这一侧弯曲并将其连接到各条布线上。
-
公开(公告)号：CN1245755C
公开(公告)日：2006-03-15
申请号：CN02143913.3
申请日：2002-09-27
Applicant: 株式会社东芝
Inventor： 横井哲哉
CPC classification number: H01L24/86 , H01L23/4985 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/14 , H05K3/0052 , H05K3/328 , H05K3/361 , H05K2201/0909 , H05K2201/10681 , H05K2203/1545
Abstract: 一种薄膜基板，具备：在将来要分离的区域的外周线上边具有切缝部分，装载半导体器件芯片的绝缘性薄片；在上述绝缘性薄片上边形成，横穿上述切缝部分，连接到上述半导体器件芯片的外部端子上的导电性图形。
-
公开(公告)号：CN1641832A
公开(公告)日：2005-07-20
申请号：CN200510001835.X
申请日：2005-01-13
Applicant: 株式会社东芝
Inventor： 横井哲哉
CPC classification number: H01L24/86 , H01L21/565 , H01L23/16 , H01L23/3128 , H01L23/49833 , H01L23/49838 , H01L24/45 , H01L24/48 , H01L24/97 , H01L25/105 , H01L2224/16225 , H01L2224/2402 , H01L2224/24226 , H01L2224/24998 , H01L2224/32225 , H01L2224/45144 , H01L2224/48227 , H01L2224/48235 , H01L2224/73265 , H01L2224/82007 , H01L2224/97 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/15311 , H01L2924/181 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供可效率高、成本低且容易地制造多种多样的半导体器件及其制造方法。与半导体元件的两个主面对向地配置第1基板和第2基板。在与基板的元件对向的一侧的主面上设置多条第1内部布线，在另一方的主面上与各条布线连接地设置多条外部布线。用具挠性的材料把基板形成得比元件更大。在基板的与元件对向的一侧的主面上设置多条第2内部布线，并且，把元件装载为使得元件的电极连接到各条布线中的若干条上。在基板的另一方的主面的至少中央部分上，把多个外部端子设置为连接到各条布线中的若干条上。使各条布线的一个端部一直延伸到基板的主面的边缘部分，同时在每个边缘部分上向基板这一侧弯曲并将其连接到各条布线上。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.029 seconds)
