公开(公告)号：CN119161817A

公开(公告)日：2024-12-20

申请号：CN202410783739.8

申请日：2024-06-18

Applicant: 株式会社力森诺科

Inventor： 谷口彻弥 ,  薮下谕

IPC: C09J7/30 ,  C09J133/08 ,  C08F220/18 ,  C08F220/20 ,  C08F220/44 ,  H01L21/67

Abstract: 本发明涉及粘合薄膜和半导体装置的制造方法。粘合薄膜具备：包含2种以上聚合物的粘合层和基材层，满足(1)或(2)。(1)将前述粘合薄膜伸长200％时的前述粘合层的表面的算术平均高度(Sa)的值S’与伸长前的前述粘合薄膜的前述粘合层的表面的算术平均高度(Sa)的值S的比S’/S为9.5以下。(2)前述聚合物的至少2种的SP值的差为0.3以下，且羟值比为40以下。

公开(公告)号：CN117457510A

公开(公告)日：2024-01-26

申请号：CN202310927408.2

申请日：2023-07-26

Applicant: 株式会社力森诺科

Inventor： 田村辽 ,  中村弘司 ,  薮下谕 ,  谷口彻弥 ,  佐久间和则

IPC: H01L21/56 ,  B32B27/30 ,  B32B27/36 ,  B32B27/08

Abstract: 本发明提供一种能够有效地降低半导体封装表面的光泽度的脱模膜、和使用该脱模膜的半导体封装的制造方法。本发明的脱模膜包含脱模层和基材层，所述脱模层包含两种以上的聚合物，所述脱模层的表面具有凹凸形状，满足(1)～(3)的至少一个。(1)在平面观察脱模层的表面时，凹部在表面中所占的比例小于或等于50面积％。在将脱模层的凹凸形状转印于成形品时，(2)成形品的表面的算术平均粗糙度(Ra)相对于脱模层的表面的算术平均粗糙度(Ra)的百分率(转印率)大于或等于100％，(3)成形品的表面的光泽度(20°)小于或等于8.0。

公开(公告)号：CN119522478A

公开(公告)日：2025-02-25

申请号：CN202380055266.3

申请日：2023-06-26

Applicant: 株式会社力森诺科

Inventor： 中村弘司 ,  田村辽 ,  薮下谕 ,  谷口彻弥 ,  佐久间和则

IPC: H01L21/56

Abstract: 一种脱模膜，其包含脱模层和基材层，脱模层包含2种以上的聚合物，且所述脱模膜满足（1）~（4）中的至少一者。（1）所述脱模层具有成分比率不同的多种区域，在所述不同的多种区域中进行拉曼光谱测定时，在不同的多种区域的至少一部分分别显示不同的峰强度。（2）所述脱模层的表面具有凹凸形状，在凸部和凹部进行拉曼光谱测定时，在所述凸部的至少一部分和所述凹部的至少一部分分别显示不同的峰强度。（3）至少2种所述聚合物的SP值之差大于或等于0.3。（4）聚合物的至少1种为含腈基的(甲基)丙烯酸系聚合物。

公开(公告)号：CN117457509A

公开(公告)日：2024-01-26

申请号：CN202310924585.5

申请日：2023-07-26

Applicant: 株式会社力森诺科

Inventor： 中村弘司 ,  田村辽 ,  佐久间和则 ,  薮下谕 ,  谷口彻弥

IPC: H01L21/56 ,  B32B27/36 ,  B32B27/30 ,  B32B27/08

Abstract: 本发明提供一种脱模层的断裂得以抑制、且能够减少半导体封装表面的密封材料的流痕的脱模膜、和使用该脱模膜的半导体封装的制造方法。本发明的脱模膜包含脱模层和基材层，所述脱模层的断裂伸长率大于或等于100％，且所述脱模层的表面粗糙度Ra大于或等于0.2μm。