公开(公告)号：CN106340471A

公开(公告)日：2017-01-18

申请号：CN201510568466.6

申请日：2015-09-08

Applicant: 株式会社日立国际电气

Inventor： 大桥直史 ,  中山雅则 ,  须田敦彦 ,  丰田一行 ,  松井俊

IPC: H01L21/67 ,  H01L21/66 ,  H01L21/768

CPC classification number: H01J37/32449 ,  C23C16/4408 ,  C23C16/455 ,  C23C16/50 ,  C23C16/507 ,  C23C16/52 ,  H01J37/32009 ,  H01J37/321 ,  H01J37/32422 ,  H01J37/3266 ,  H01J37/32935 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/28194 ,  H01L21/31051 ,  H01L21/3212 ,  H01L21/67253 ,  H01L21/68742 ,  H01L21/76807 ,  H01L21/76819 ,  H01L21/76829 ,  H01L21/823462 ,  H01L21/823857 ,  H01L22/12 ,  H01L22/20 ,  H01L21/67138 ,  H01L21/76801 ,  H01L2221/1005

Abstract: 本发明涉及抑制半导体器件特性偏差的半导体器件制造方法、衬底处理系统及衬底处理装置。该方法具有：研磨衬底的工序，衬底在具有多个布线用槽的第一绝缘膜上形成有金属膜；在衬底上形成第二绝缘膜的工序；第二绝缘膜研磨工序；接收第二绝缘膜的衬底面内的膜厚分布数据的工序；基于膜厚分布数据计算处理数据的工序，所述处理数据通过调节形成于研磨后的第二绝缘膜上的第三绝缘膜的膜厚分布来修正由研磨后的第二绝缘膜和第三绝缘膜形成的层合绝缘膜的膜厚分布；和基于处理数据、以使得生成于衬底中心侧的处理气体的活性种浓度和生成于衬底外周侧的处理气体的活性种浓度不同的方式使处理气体活化并形成第三绝缘膜、修正层合绝缘膜膜厚分布的工序。

公开(公告)号：CN106024619A

公开(公告)日：2016-10-12

申请号：CN201610061520.2

申请日：2016-01-28

Applicant: 株式会社日立国际电气

Inventor： 大桥直史 ,  中山雅则 ,  须田敦彦 ,  丰田一行 ,  松井俊

IPC: H01L21/3105 ,  H01L21/67

CPC classification number: H01L22/20 ,  C23C16/45502 ,  C23C16/52 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/76801 ,  H01L21/76816 ,  H01L21/76819 ,  H01L22/12 ,  H01L21/3105 ,  H01L21/67011

Abstract: 本发明涉及半导体器件的制造方法及衬底处理装置。可抑制半导体器件的特性偏差。具有下述工序：对具有实施了研磨的第一绝缘膜的衬底的第一绝缘膜的膜厚分布数据进行接收的工序；基于膜厚分布数据，运算使衬底的中心侧的膜厚与外周侧的膜厚之差减小的处理数据的工序；将衬底搬入处理室的工序；向衬底供给处理气体的工序；和基于处理数据，以使生成于衬底的中心侧的处理气体的活性种的浓度与生成于衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化，从而修正第一绝缘膜的膜厚分布的工序。

公开(公告)号：CN106024658A

公开(公告)日：2016-10-12

申请号：CN201510981900.3

申请日：2015-12-23

Applicant: 株式会社日立国际电气

Inventor： 须田敦彦 ,  丰田一行 ,  菊池俊之

IPC: H01L21/66 ,  H01L21/67

CPC classification number: H01L22/12 ,  C23C16/24 ,  C23C16/56 ,  H01L21/3212 ,  H01L21/32139 ,  H01L22/20 ,  H01L21/67253

Abstract: 本发明涉及半导体器件的制造方法及衬底处理装置。抑制半导体器件的特性偏差。具有下述工序：对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；基于膜厚分布数据，运算使衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序；将衬底搬入处理室的工序；向衬底供给处理气体的工序；和基于处理数据，在衬底上形成规定磁力的磁场、使处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。

公开(公告)号：CN106024619B

公开(公告)日：2018-11-16

申请号：CN201610061520.2

申请日：2016-01-28

Applicant: 株式会社日立国际电气

Inventor： 大桥直史 ,  中山雅则 ,  须田敦彦 ,  丰田一行 ,  松井俊

IPC: H01L21/3105 ,  H01L21/67

CPC classification number: H01L22/20 ,  C23C16/45502 ,  C23C16/52 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/31053 ,  H01L21/31144 ,  H01L21/76801 ,  H01L21/76816 ,  H01L21/76819 ,  H01L22/12

Abstract: 本发明涉及半导体器件的制造方法及衬底处理装置。可抑制半导体器件的特性偏差。具有下述工序：对具有实施了研磨的第一绝缘膜的衬底的第一绝缘膜的膜厚分布数据进行接收的工序；基于膜厚分布数据，运算使衬底的中心侧的膜厚与外周侧的膜厚之差减小的处理数据的工序；将衬底搬入处理室的工序；向衬底供给处理气体的工序；和基于处理数据，以使生成于衬底的中心侧的处理气体的活性种的浓度与生成于衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化，从而修正第一绝缘膜的膜厚分布的工序。

公开(公告)号：CN106024658B

公开(公告)日：2018-11-20

申请号：CN201510981900.3

申请日：2015-12-23

Applicant: 株式会社日立国际电气

Inventor： 须田敦彦 ,  丰田一行 ,  菊池俊之

IPC: H01L21/66 ,  H01L21/67

CPC classification number: H01L22/12 ,  C23C16/24 ,  C23C16/56 ,  H01L21/3212 ,  H01L21/32139 ,  H01L22/20

Abstract: 本发明涉及半导体器件的制造方法及衬底处理装置。抑制半导体器件的特性偏差。具有下述工序：对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；基于膜厚分布数据，运算使衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序；将衬底搬入处理室的工序；向衬底供给处理气体的工序；和基于处理数据，在衬底上形成规定磁力的磁场、使处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。

公开(公告)号：CN106449408A

公开(公告)日：2017-02-22

申请号：CN201610639151.0

申请日：2016-08-05

Applicant: 株式会社日立国际电气

Inventor： 中山雅则 ,  菊池俊之 ,  须田敦彦 ,  丰田一行 ,  松井俊

IPC: H01L21/336 ,  H01L21/304 ,  H01L21/66 ,  H01L21/02

CPC classification number: H01L22/20 ,  C23C16/0254 ,  C23C16/345 ,  C23C16/45502 ,  C23C16/4586 ,  C23C16/507 ,  C23C16/52 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/30625 ,  H01L21/3212 ,  H01L21/32139 ,  H01L21/67103 ,  H01L21/6715 ,  H01L21/67248 ,  H01L21/67253 ,  H01L21/68742 ,  H01L22/12 ,  H01L29/66795 ,  H01L21/02104 ,  H01L21/02123 ,  H01L21/02532

Abstract: 本发明提供一种半导体器件的制造方法，本发明的课题在于抑制半导体器件的特性产生偏差。该半导体器件的制造方法具有：对具有凸构造且形成有第一含硅层的衬底进行研磨的工序；取得研磨后的第一含硅层的面内的膜厚分布数据的工序；基于膜厚分布数据，决定使衬底的中心侧的膜厚和衬底的外周侧的膜厚之差减小的处理条件的工序；供给处理气体来形成第二含硅层，并且基于处理条件，以使衬底的中心侧的处理气体的活性种的浓度和衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化，来修正由第一含硅层和第二含硅层构成的层叠膜的膜厚的工序。

公开(公告)号：CN106033735A

公开(公告)日：2016-10-19

申请号：CN201510111989.8

申请日：2015-03-13

Applicant: 株式会社日立国际电气

Inventor： 须田敦彦 ,  岛本聪 ,  大桥直史

IPC: H01L21/67 ,  H01L21/033

CPC classification number: H01L21/32139 ,  C23C16/345 ,  C23C16/455 ,  C23C16/458 ,  C23C16/46 ,  C23C16/52 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/0332 ,  H01L21/67069 ,  H01L21/0337 ,  H01L21/67098

Abstract: 本发明将提供能够抑制晶体管的特性的偏差的结构作为目的。该结构具有：处理室；气体供给部，其向上述处理室供给硬掩膜形成气体；衬底载置部，其载置有形成有被蚀刻膜的第n批次的衬底Wn；加热部，其内包于所述衬底载置部；控制部，其基于在所述第n批次之前处理的第m批次的衬底Wm的蚀刻信息来控制所述加热部的温度分布。