公开(公告)号：CN1213892A

公开(公告)日：1999-04-14

申请号：CN98120758.8

申请日：1998-09-25

Applicant: 株式会社村田制作所

Inventor： 酒井范夫 ,  宇波俊彦 ,  洼田宪二

IPC: H03H9/00

CPC classification number: H03H9/1014 ,  H03H9/178 ,  H03H9/605

Abstract: 本发明揭示一种电子元件,这种电子元件可以表面安装,并且包含层叠结构的压电谐振器,它具有较小的外形,并防止了由短路引起的故障和对元件特性的不良影响。该电子元件包含具有其中形成有多个通路孔的基片的梯形滤波器。在基片的第一主表面上设置第一图案电极和结合区。层叠结构的压电谐振器设置在基片上并连接到结合区。金属罩通过基片周围的导电粘剂结合到第一图案电极,以便覆盖压电谐振器。在基片的第二主表面上,设置第二图案电极,它通过通路孔连接到第一图案电极。

公开(公告)号：CN1479566A

公开(公告)日：2004-03-03

申请号：CN03178728.2

申请日：2003-07-16

Applicant: 株式会社村田制作所

Inventor： 酒井范夫 ,  西出充良 ,  水白雅章 ,  洼田宪二 ,  铃木信幸

IPC: H05K1/00 ,  H05K3/40 ,  H01L21/60

CPC classification number: H01L23/49822 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0306 ,  H05K3/4007 ,  H05K3/4611 ,  H05K3/4629 ,  H01L2924/00

Abstract: 在层叠型陶瓷电子元器件中，若利用将导电性糊浆进行烧结而形成的外部端子电极的边缘角小，则在高频带使用时的损耗增大。本发明的外部端子电极27在其边缘部分形成埋入部分32，使其延伸埋入利用陶瓷层22构成的元器件本体23的内部，这样不会因边缘角小而产生影响。

公开(公告)号：CN1256007C

公开(公告)日：2006-05-10

申请号：CN03178728.2

申请日：2003-07-16

Applicant: 株式会社村田制作所

Inventor： 酒井范夫 ,  西出充良 ,  水白雅章 ,  洼田宪二 ,  铃木信幸

IPC: H05K1/00 ,  H05K3/40 ,  H01L21/60

CPC classification number: H01L23/49822 ,  H01L2924/0002 ,  H01L2924/09701 ,  H05K1/0306 ,  H05K3/4007 ,  H05K3/4611 ,  H05K3/4629 ,  H01L2924/00

Abstract: 在层叠型陶瓷电子元器件中，若利用将导电性糊浆进行烧结而形成的外部端子电极的边缘角小，则在高频带使用时的损耗增大。本发明的外部端子电极27在其边缘部分形成埋入部分32，使其延伸埋入利用陶瓷层22构成的元器件本体23的内部，这样不会因边缘角小而产生影响。

公开(公告)号：CN106463235B

公开(公告)日：2018-08-31

申请号：CN201580025400.0

申请日：2015-02-27

Applicant: 株式会社村田制作所

Inventor： 大坪喜人 ,  南条纯一 ,  洼田宪二

IPC: H01F17/00 ,  H01F27/29

CPC classification number: H01F17/00 ,  H01F27/29

Abstract: 本发明涉及电路模块。层叠体(LB1)在Z轴方向上层叠分别形成有形成线圈(CIL1)的线圈导体(CP2～CP6)的陶瓷片(SH2～SH6)和夹持陶瓷片(SH2～SH6)的陶瓷片(SH1)以及(SH7)而成。在层叠体(LB1)的下表面(＝特定面)安装与线圈(CIL1)连接的电容器(12)以及IC芯片(14)。在安装面还设置与线圈(CIL1)、电容器(12)或者IC芯片(14)连接并向下方突出的针状端子(PN0、PN0、…)。在安装面出现由线圈导体(CP2～CP6)的厚度引起的凸部(CN1b)的位置，针状端子(PN0、PN0、…)分别具有凸部(CN1b)的宽度以下的直径并设置在收纳于凸部(CN1b)的轮廓的位置。

公开(公告)号：CN106463235A

公开(公告)日：2017-02-22

申请号：CN201580025400.0

申请日：2015-02-27

Applicant: 株式会社村田制作所

Inventor： 大坪喜人 ,  南条纯一 ,  洼田宪二

IPC: H01F17/00 ,  H01F27/29

CPC classification number: H01F17/00 ,  H01F27/29

Abstract: 本发明涉及电路模块。层叠体(LB1)在Z轴方向上层叠分别形成有形成线圈(CIL1)的线圈导体(CP2～CP6)的陶瓷片(SH2～SH6)和夹持陶瓷片(SH2～SH6)的陶瓷片(SH1)以及(SH7)而成。在层叠体(LB1)的下表面(＝特定面)安装与线圈(CIL1)连接的电容器(12)以及IC芯片(14)。在安装面还设置与线圈(CIL1)、电容器(12)或者IC芯片(14)连接并向下方突出的针状端子(PN0、PN0、…)。在安装面出现由线圈导体(CP2～CP6)的厚度引起的凸部(CN1b)的位置，针状端子(PN0、PN0、…)分别具有凸部(CN1b)的宽度以下的直径并设置在收纳于凸部(CN1b)的轮廓的位置。