-
公开(公告)号：JP6314295B1
公开(公告)日：2018-04-18
申请号：JP2018502267
申请日：2017-08-23
IPC: H01L27/04 , H01L21/76 , H01L21/329 , H01L29/868 , H01L29/861 , H01L29/866 , H01L21/822
CPC classification number: H01L29/866 , H01L21/76 , H01L21/822 , H01L23/12 , H01L27/04 , H01L29/861 , H01L29/868
Abstract: 第1主面(10A)、第2主面(20B)、及び側面を有する基板20と、基板20において第1主面(10A)側に設けられ、半導体素子が形成された素子領域(40)と、第1主面(10A)上に設けられ、半導体素子に電気的に接続された複数の端子電極(80A,80B)を含む配線層(90)とを備え、基板(10)は、第1主面(10A)の平面視において、基板(10)の周縁に形成される複数の周縁領域(30A,30B)を有し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)のそれぞれは、複数の周縁領域(30A,30B)のそれぞれに隣接し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)及び素子領域(40)は、複数の周縁領域(30A,30B)よりも内側に位置し、複数の周縁領域(20A,30B)は互いに絶縁されており、素子領域(40)及び複数の端子電極(80A,80B)は複数の周縁領域(30A,30B)と絶縁されている、半導体デバイス(100)を提供する。
-
公开(公告)号：JPWO2018051749A1
公开(公告)日：2018-09-13
申请号：JP2017030155
申请日：2017-08-23
IPC: H01L27/04 , H01L27/06 , H01L21/329 , H01L29/866 , H01L29/861 , H01L29/868 , H01L21/822
CPC classification number: H01L29/866 , H01L21/76 , H01L21/822 , H01L23/12 , H01L27/04 , H01L29/861 , H01L29/868
Abstract: 第1主面(10A)、第2主面(20B)、及び側面を有する基板20と、基板20において第1主面(10A)側に設けられ、半導体素子が形成された素子領域(40)と、第1主面(10A)上に設けられ、半導体素子に電気的に接続された複数の端子電極(80A,80B)を含む配線層(90)とを備え、基板(10)は、第1主面(10A)の平面視において、基板(10)の周縁に形成される複数の周縁領域(30A,30B)を有し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)のそれぞれは、複数の周縁領域(30A,30B)のそれぞれに隣接し、第1主面(10A)の平面視において、複数の端子電極(80A,80B)及び素子領域(40)は、複数の周縁領域(30A,30B)よりも内側に位置し、複数の周縁領域(20A,30B)は互いに絶縁されており、素子領域(40)及び複数の端子電極(80A,80B)は複数の周縁領域(30A,30B)と絶縁されている、半導体デバイス(100)を提供する。
-
公开(公告)号：JP2021118214A
公开(公告)日：2021-08-10
申请号：JP2020008890
申请日：2020-01-23
Applicant: 新日本無線株式会社
Inventor： 鈴木 隆信
IPC: H01L27/082 , H01L21/331 , H01L29/732 , H01L21/8226
Abstract: 【課題】簡便で、製造コストの大幅な増加を招かずに寄生トランジスタの寄生動作を抑制するIIL(Integrated Injection Logic)回路部を形成する半導体装置の製造方法を提供する。 【解決手段】IIL回路部のマルチコレクタnpnトランジスタのベースとなる第2のp型不純物領域6aをエミッタ、第1のn型不純物領域5aおよびn型の埋込層4aをベース、分離領域3をコレクタとする寄生トランジスタがオンする場合、第1のn型不純物領域5aの幅を広げ、第1のn型不純物領域5aとn型埋込層4aとの接続部の不純物濃度を高くし、寄生トランジスタの寄生動作を抑制する。 【選択図】図3
-
-
Search Results
3
records
(took 0.296 seconds)
