公开(公告)号：CN101246677A

公开(公告)日：2008-08-20

申请号：CN200810005862.8

申请日：2008-02-15

Applicant: 株式会社瑞萨科技

Inventor： 宫田修作 ,  园山浩史

IPC: G09G5/00 ,  G09G5/36 ,  G09G5/39 ,  G06F3/14 ,  G11C7/16

CPC classification number: G09G3/2096 ,  G09G5/39

Abstract: 提供一种可有助于提高具有包含RAM和显示驱动器电路的半导体集成电路装置的系统的可靠性和高性能的显示数据的输入接口技术。该半导体集成电路装置包括具有一个差动串行数据信道的第一高速串行接口电路和具有多个差动串行数据信道的第二高速串行接口电路，第一高速串行接口电路对控制信息执行与外面的接口，并且控制电路基于控制信息执行内部操作。两个高速串行接口电路共享RAM用于显示数据信息的存储。根据被输入到第一高速串行接口电路的控制信息通过控制电路确定是通过使用第一高速串行接口电路还是第二高速串行接口电路接收要被供给到RAM的数据信息。