公开(公告)号：CN101140954A

公开(公告)日：2008-03-12

申请号：CN200710167664.7

申请日：2007-07-03

Applicant: 株式会社瑞萨科技

Inventor： 山口直 ,  柏原庆一朗 ,  奥平智仁 ,  堤聪明

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/04 ,  H01L29/43 ,  H01L27/04 ,  H01L27/088

CPC classification number: H01L29/045 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/7833 ,  H01L29/7848

Abstract: 本发明是即使在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，也可以实现截止漏电流难以增加的半导体器件。在源极和漏极上形成镍或镍合金的硅化物区域的n沟道MISFET的沟道长度方向平行于半导体基板的结晶方向 设置。由于镍或镍合金的硅化物区域难以在结晶方向 的方向上延伸，所以即使在n沟道MISFET的源极和漏极上形成镍或镍合金的硅化物区域的情况下，也可以获得截止漏电流难以增加的半导体器件。

公开(公告)号：CN101090116A

公开(公告)日：2007-12-19

申请号：CN200710110341.4

申请日：2007-06-13

Applicant: 株式会社瑞萨科技

Inventor： 堤聪明 ,  奥平智仁 ,  柏原庆一朗 ,  山口直

IPC: H01L27/092 ,  H01L27/11 ,  H01L21/8238

CPC classification number: H01L21/823842 ,  H01L21/28097 ,  H01L21/823871 ,  H01L27/0207 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/66545

Abstract: 通过多晶硅栅极与金属膜的反应形成双栅极的情况下，由于在栅极的高度方向以外在横向也产生金属膜的扩散以及硅化物反应，因此在NMIS区域与PMIS区域的PN边界产生金属原子的相互扩散。由多晶硅膜构成的栅电极(6)、(7)隔着形成在NMIS区域与PMIS区域的边界的元件分离绝缘膜(5S)上方的、填埋空隙(10)的侧壁隔离物部分(12S)分离并相互对置。在栅电极(6)上形成第一金属膜(14)，在栅电极(7)上形成不同种类的第二金属膜(16)。通过由热处理所导致的硅化物化反应的促进，栅电极(6)、(7)成为不同种类的金属硅化物栅极。此时，可以通过绝缘膜(12)的存在，抑制从金属膜(14)、(16)向栅电极(6)、(7)的金属原子的相互扩散。

公开(公告)号：CN101393931A

公开(公告)日：2009-03-25

申请号：CN200810131352.5

申请日：2008-08-06

Applicant: 株式会社瑞萨科技

Inventor： 山口直 ,  柏原庆一朗 ,  堤聪明 ,  奥平智仁

IPC: H01L29/78 ,  H01L27/092 ,  H01L27/105 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/8239

CPC classification number: H01L29/045 ,  H01L21/823807 ,  H01L27/105 ,  H01L27/11 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

Abstract: 本发明提供了一种半导体器件及其制造方法。本发明能够防止在形成于Si(110)衬底之上且具有硅化的源/漏区的NMISFET中出现关态泄漏电流。所述半导体器件包括有N沟道MISFET(金属绝缘体半导体场效应晶体管)，该N沟道MISFET形成在包含具有(110)晶面取向的主表面的半导体衬底上，并且具有源区和漏区，该源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物。布置这些NMISFET中具有沟道宽度小于400nm的那些NMISFET，以使得它们的沟道长度方向平行于 晶向。

公开(公告)号：CN1976007A

公开(公告)日：2007-06-06

申请号：CN200610172936.8

申请日：2006-09-30

Applicant: 株式会社瑞萨科技

Inventor： 山口直 ,  柏原庆一朗 ,  奥平智仁 ,  堤聪明

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26506 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明涉及一种在硅化物工艺前进行离子注入的半导体器件及其制造方法，能够更可靠地实现抑制MISFET中的漏电电流。一面利用掩膜层RM覆盖P沟道型MISFET，一面向N沟道型MISFET的N型源区及N型漏区中注入离子(包含F、Si、C、Ge、Ne、Ar、Kr中的至少一种)。此后，对N沟道型MISFET及P沟道型MISFET的各栅电极、源区及漏区进行硅化物化(包含Ni、Ti、Co、Pd、Pt、Er中的至少一种)。由此，在P沟道型MISFET中，就不会使漏极－本体间截止漏电电流恶化，即可在N沟道型MISFET中，抑制漏极－本体间截止漏电电流(衬底漏电电流)。

公开(公告)号：CN1976007B

公开(公告)日：2010-06-16

申请号：CN200610172936.8

申请日：2006-09-30

Applicant: 株式会社瑞萨科技

Inventor： 山口直 ,  柏原庆一朗 ,  奥平智仁 ,  堤聪明

IPC: H01L21/8238 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26506 ,  H01L21/823835 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明涉及一种在硅化物工艺前进行离子注入的半导体器件及其制造方法，能够更可靠地实现抑制MISFET中的漏电电流。一面利用掩膜层RM覆盖P沟道型MISFET，一面向N沟道型MISFET的N型源区及N型漏区中注入离子(包含F、Si、C、Ge、Ne、Ar、Kr中的至少一种)。此后，对N沟道型MISFET及P沟道型MISFET的各栅电极、源区及漏区进行硅化物化(包含Ni、Ti、Co、Pd、Pt、Er中的至少一种)。由此，在P沟道型MISFET中，就不会使漏极-本体间截止漏电电流恶化，即可在N沟道型MISFET中，抑制漏极-本体间截止漏电电流(衬底漏电电流)。