公开(公告)号：CN101504923A

公开(公告)日：2009-08-12

申请号：CN200810109378.X

申请日：2008-06-02

Applicant: 株式会社瑞萨科技

Inventor： 滨田宽哉 ,  田中太助 ,  清藤彰 ,  中岛善朗

IPC: H01L21/60 ,  H01L21/66 ,  G11C29/00 ,  G01R31/28

CPC classification number: H01L23/3128 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/49171 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06568 ,  H01L2924/014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 提供了一种用于缩小尺寸的SiP或PoP的半导体器件及其制造方法，以及适于SiP和PoP的测试方法，其中实现了系统的简化及其效率的提高。挑选出确定为非缺陷的包括第一存储器电路的第一半导体器件和确定为非缺陷的包括第二存储器电路和根据程序执行信号处理的信号处理电路的第二半导体器件。将所挑选出的器件组装为一体化半导体器件。在测试板上，供给与半导体器件的实际操作等效的时钟信号。将用于对第一存储器电路进行性能测试的测试程序从测试器写入到第二半导体器件的第二存储器电路。在信号处理电路中，对应于时钟信号，根据写入的测试程序对第一存储器电路进行性能测试。将该性能测试的故障/非故障确定的结果输出给测试器。