公开(公告)号：CN101789392A

公开(公告)日：2010-07-28

申请号：CN201010002041.6

申请日：2010-01-07

Applicant: 株式会社瑞萨科技

Inventor： 秋叶俊彦 ,  木村稔 ,  小田切政雄

IPC: H01L21/78

CPC classification number: H01L21/78 ,  B28D5/022 ,  H01L23/3121 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/48095 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/10156 ,  H01L2924/10157 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 随着近年来半导体工艺的不断缩小，形成于互连层之间的绝缘层不断变薄。为了避免它们之间的寄生电容，低介电常数的材料被用于多层互连中的绝缘层。然而，与传统绝缘层相比，低k材料的强度低。多孔的低k材料在结构上是脆弱的。本发明因此提供一种具有包含低k层的多层互连层的半导体器件的制造方法。根据所述方法，在用锥形刀片在半导体晶片中形成槽之后用比槽宽度更薄的直刀片分割槽的两步切削系统划片中，用锥面覆盖多层互连层部分并进行切削，然后，用与多层互连层部分不接触的薄刀片分割晶片。晶片可以被划片而不损害较脆弱的低k层。

公开(公告)号：CN101101909A

公开(公告)日：2008-01-09

申请号：CN200710110130.0

申请日：2007-06-18

Applicant: 株式会社瑞萨科技

Inventor： 秋叶俊彦 ,  内藤孝洋

IPC: H01L25/00 ,  H01L23/488 ,  H01L21/60

CPC classification number: G11C29/48 ,  G11C5/02 ,  G11C29/1201 ,  H01L24/73 ,  H01L25/18 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05026 ,  H01L2224/05027 ,  H01L2224/05147 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/05569 ,  H01L2224/05647 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/06558 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明公开了一种包含微计算机芯片和多个高速存储芯片、而且能够使存储芯片的布线长度相等的半导体器件。半导体器件包括第一布线衬底、安装在第一布线衬底上的微计算机芯片、设置在微计算机芯片上的第二布线衬底、用于将第一和第二布线衬底相互连接的多个第一焊料凸起、和作为形成于布线衬底背表面上的外部端子的多个第二焊料凸起。作为高速存储芯片的第一存储芯片和第二存储芯片层积在第二布线衬底内，第一存储芯片的导线与第二存储芯片的导线的长度在第二布线衬底内相等，具有第二布线衬底的完整封装结构安装在具有第一布线衬底的完整封装结构上。