公开(公告)号：CN101656227A

公开(公告)日：2010-02-24

申请号：CN200910151047.7

申请日：2009-07-07

Applicant: 株式会社瑞萨科技

Inventor： 石桥真人 ,  堀田胜之 ,  山下朋弘 ,  角村贵昭 ,  黑井隆

IPC: H01L21/765 ,  H01L21/316 ,  H01L27/04

CPC classification number: H01L21/763 ,  H01L21/76224 ,  H01L29/7846

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件能够形成其大小接近设计大小的元件区域，抑制类似于栅极致漏极泄漏的现象，并且进一步抑制由于导电膜的氧化而施加至元件区域的压应力。沟槽形成在半导体衬底的主表面中。通过氧化每个沟槽的壁表面，第一氧化物膜形成在壁表面上。形成嵌入的导电膜以嵌入在沟槽中。嵌入的导电膜在包含活性氧化物质的气氛中被氧化，从而形成第二氧化物膜。第三氧化物膜通过CVD或涂敷方法形成在第二氧化物膜上。