测试装置及测试方法
    1.
    发明公开

    公开(公告)号:CN102119337A

    公开(公告)日:2011-07-06

    申请号:CN200980131219.2

    申请日:2009-08-12

    Inventor: 秋田德则

    CPC classification number: G01R31/31922

    Abstract: 使工作频率不同的多个测试模块通过单一的同步模块所生成的同步信号而同步。提供一种测试装置,包括:同步模块,在以具有基准频率的基准时钟动作的同时,生成指定周期的同步信号;以及测试模块,以基准频率的n倍频率的高频率时钟动作,基于与同步信号同步的测试周期信号测试被测试设备;测试模块具有:对同步信号进行模拟的周期模拟器;移相器,按照模拟的同步信号的相位数据与n的乘积除以基准时钟的周期得到的移相相位(级)数对高频率时钟的相位进行移相;测试周期生成部,生成以移相的高频率时钟的边缘定时转化的测试周期脉冲信号及显示测试周期脉冲信号与测试周期的相位差的测试周期相位数据。

    测试模块、测试装置及测试方法

    公开(公告)号:CN102057288A

    公开(公告)日:2011-05-11

    申请号:CN200980121603.4

    申请日:2009-06-08

    Inventor: 秋田德则

    CPC classification number: G01R31/31725

    Abstract: 本发明公开了一种测试模块,其可抑制检索中的一致检测电路的并联数目,该测试模块包括:从输出响应被给予的测试图案的输出图案的被测试设备,检出作为规定的测试图案的响应而输出的规定图案的规定图案检出部;检出规定图案被检出的定时的定时检出部;根据定时检出部所检出的定时,调整输出图案的相位,使作为对测试图案的被测试设备显示的响应符合所期待的期待值图案的相位相位调整部。

    测试模块及测试方法
    3.
    发明授权

    公开(公告)号:CN102150056B

    公开(公告)日:2013-08-14

    申请号:CN200980135447.7

    申请日:2009-09-10

    CPC classification number: G01R31/318385 G01R31/31813 G01R31/31919

    Abstract: 本发明提供测试模块,包括产生伪随机数图案的随机数产生部,随机数产生部,包括,控制部,按照存储于命令存储器的控制命令生成寄存器选择信号;多项式设定寄存器,是根据寄存器选择信号选择的多个寄存器,分别存储多项式数据;初始值设定寄存器,是根据寄存器选择信号选择的多个寄存器,分别存储初始值;随机数生成移位寄存器,从被选择的初始值设定寄存器装载初始值,根据所选择的多项式设定寄存器中存储的多项式数据,依次生成伪随机数图案。

    测试模块及测试方法
    4.
    发明公开

    公开(公告)号:CN102150056A

    公开(公告)日:2011-08-10

    申请号:CN200980135447.7

    申请日:2009-09-10

    CPC classification number: G01R31/318385 G01R31/31813 G01R31/31919

    Abstract: 本发明提供测试模块,包括产生伪随机数图案的随机数产生部,随机数产生部,包括,控制部,按照存储于命令存储器的控制命令生成寄存器选择信号;多项式设定寄存器,是根据寄存器选择信号选择的多个寄存器,分别存储多项式数据;初始值设定寄存器,是根据寄存器选择信号选择的多个寄存器,分别存储初始值;随机数生成移位寄存器,从被选择的初始值设定寄存器装载初始值,根据所选择的多项式设定寄存器中存储的多项式数据,依次生成伪随机数图案。

    测试模块、测试装置及测试方法

    公开(公告)号:CN102057288B

    公开(公告)日:2014-02-12

    申请号:CN200980121603.4

    申请日:2009-06-08

    Inventor: 秋田德则

    CPC classification number: G01R31/31725

    Abstract: 本发明公开了一种测试模块,其可抑制检索中的一致检测电路的并联数目,该测试模块包括:从输出响应被给予的测试图案的输出图案的被测试设备,检出作为规定的测试图案的响应而输出的规定图案的规定图案检出部;检出规定图案被检出的定时的定时检出部;根据定时检出部所检出的定时,调整输出图案的相位,使作为对测试图案的被测试设备显示的响应符合所期待的期待值图案的相位相位调整部。

    测试模块及测试方法
    6.
    发明公开

    公开(公告)号:CN102119426A

    公开(公告)日:2011-07-06

    申请号:CN200980131218.8

    申请日:2009-08-11

    Inventor: 秋田德则

    CPC classification number: G11C29/56 G11C29/56008

    Abstract: 本发明可简单计算每个测试图案错误率。本发明提供一种测试被测试设备的测试模块,包括:图案生成部,基于图案程序生成给予被测试设备的测试图案及对应测试图案的期望值图案;输出图案取得部,取得被给予测试图案的被测试设备所输出的输出图案;比较部,对输出图案与期望值图案进行比较;失效计数器,计数比较部的输出图案与期望值图案比较为不一致时输出的失效信息的输出次数;控制部,通过图案程序包含的控制命令控制失效计数器的动作。

Patent Agency Ranking