公开(公告)号：CN104253032A

公开(公告)日：2014-12-31

申请号：CN201410286244.0

申请日：2014-06-24

Applicant: 瑞萨电子株式会社

Inventor： 茶木原启 ,  中江彰宏 ,  筱原正昭 ,  石井泰之

IPC: H01L21/30 ,  H01L21/266 ,  H01L21/66

CPC classification number: H01L22/12 ,  H01L23/544 ,  H01L27/11573 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件制造方法，消除了以下可能性，当薄膜被处理若干次时，在图案之上形成薄的光刻胶薄膜用作对准标记等，并且在处理步骤中从光刻胶薄膜暴露图案并且去除图案，以便于改进半导体器件的可靠性。用作对准标记等的图案是作为形成在半导体衬底之上导电薄膜中开口的线性沟槽，由此防止导电薄膜之上的光刻胶薄膜流向导电薄膜中的开口。

公开(公告)号：CN103295969A

公开(公告)日：2013-09-11

申请号：CN201310065422.2

申请日：2013-03-01

Applicant: 瑞萨电子株式会社

Inventor： 今井彰 ,  岩松俊明 ,  中江彰宏

IPC: H01L21/84 ,  H01L21/762

CPC classification number: H01L21/76 ,  H01L21/31053 ,  H01L21/31056 ,  H01L21/68 ,  H01L21/76229 ,  H01L21/76283 ,  H01L23/544 ,  H01L27/1207 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体集成电路装置的制造方法。在SOI基板上具有SOI器件区域及大容量器件区域的混合型SOI半导体集成电路装置中，一般在形成STI绝缘膜后，在应成为大容量器件区域的区域中去除SOI层及BOX层。但是，在该工艺中，在大容量器件区域中，存在STI绝缘膜的上表面和半导体基板上表面间的阶梯差变得明显的问题。本发明的在SOI型半导体晶圆上形成SOI器件区域和大容量器件区域的半导体集成电路的制造方法，先进行大容量器件区域中的BOX层及SOI层的去除，之后在两个区域中形成STI区域。其中，在SOI器件区域中，STI区域形成为贯通BOX层。