公开(公告)号：CN107665872A

公开(公告)日：2018-02-06

申请号：CN201710468988.8

申请日：2017-06-20

Applicant: 瑞萨电子株式会社

Inventor： 黑田壮司 ,  小林达也 ,  青木隆德

IPC: H01L23/488 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

Abstract: 提供一种半导体装置及其制造方法，该半导体装置具有改善的可靠性。半导体装置具有布线板、接合焊区、以及半导体芯片，该半导体芯片经由粘合剂层安装在布线板上，并且具有焊盘电极、使焊盘电极与接合焊盘连接的接合引线、以及密封体。密封体在电路形成区中与有机保护膜相接触，并且在划片区中以及在焊盘电极与划片区之间的区域中与表面保护膜相接触而不与有机保护膜接触。第一侧表面比第二侧表面更接近电路形成区。粘合剂层覆盖整个半导体芯片的后表面以及半导体芯片的第二侧表面。第一侧表面与密封体接触而不被粘合剂层覆盖。

公开(公告)号：CN112420660A

公开(公告)日：2021-02-26

申请号：CN202010782291.X

申请日：2020-08-06

Applicant: 瑞萨电子株式会社

Inventor： 矶崎诚也 ,  小林达也 ,  神纳浩太

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/535 ,  H01L23/00 ,  H01L23/31 ,  H01L21/768 ,  H01L21/60

Abstract: 本公开的实施例涉及一种半导体器件。该半导体器件包括：键合焊盘，在第一布线层中形成；以及第一布线和第二布线，在第二布线层中形成，该第二布线层设置在第一布线层下方的一层。此处，电源电位和参考电位将分别被供应给各自的第一布线和第二布线。而且，在透视平面图中，第一布线中的每个第一布线彼此邻近布置，并且布置在第二布线层的第一位置处，该第一位置与第一键合焊盘的键合区重叠。而且，在透视平面图中，第二布线布置在第二布线层的第二位置处，该第二位置与位于第一键合焊盘与第二键合焊盘之间的第一区重叠。进一步地，每个第一布线的宽度小于第二布线的宽度。

公开(公告)号：CN108807289A

公开(公告)日：2018-11-13

申请号：CN201810354502.2

申请日：2018-04-19

Applicant: 瑞萨电子株式会社

Inventor： 小林达也

IPC: H01L23/13 ,  H01L23/31 ,  H01L23/49 ,  H01L23/492

Abstract: 本发明提供一种半导体器件，本发明的目的是提高配置半导体器件的布线基板的布线设计的自由度。在配置具有BGA封装结构的半导体器件的布线基板的安装表面的外周侧的在透视平面图中与布置在布线基板的芯片装载面上的多个引线不重叠的位置处布置具有NSMD结构和焊区通孔结构的焊区。另一方面，在比布线基板的安装表面上的一组焊区更靠内侧的在透视平面图中与布置在布线基板的芯片装载面上的引线重叠的位置处布置具有NSMD结构且与引出布线部相连的焊区部。

公开(公告)号：CN107210267A

公开(公告)日：2017-09-26

申请号：CN201580073418.8

申请日：2015-07-03

Applicant: 瑞萨电子株式会社

Inventor： 小林达也 ,  黑田壮司

IPC: H01L23/12 ,  H01L23/36

Abstract: 本发明提供一种半导体器件，BGA(9)具有：布线基板(2)、固定于布线基板(2)上的半导体芯片(1)、封固半导体芯片(1)的封固体(4)、以及设于布线基板(2)的下表面侧的多个焊锡球(5)。BGA(9)的布线基板(2)的第一布线层(2i)的上表面(2ia)的平坦度比下表面(2ib)的平坦度低，设于第二布线层(2j)的第一图案(2jc)设置在与设于第一布线层(2i)的第一图案(2ic)重叠的位置。另外，在俯视时，设于第一布线层(2i)的第一图案(2ic)的面积比设于第二布线层(2j)的多个(例如两个)第二图案(2jd)的面积大，在设于第二布线层(2j)的第一图案(2jc)中形成有将第二绝缘层(2h)的一部分露出的第一开口部(2jm)。

公开(公告)号：CN107210267B

公开(公告)日：2020-06-02

申请号：CN201580073418.8

申请日：2015-07-03

Applicant: 瑞萨电子株式会社

Inventor： 小林达也 ,  黑田壮司

IPC: H01L23/12 ,  H01L23/36

Abstract: 本发明提供一种半导体器件，BGA(9)具有：布线基板(2)、固定于布线基板(2)上的半导体芯片(1)、封固半导体芯片(1)的封固体(4)、以及设于布线基板(2)的下表面侧的多个焊锡球(5)。BGA(9)的布线基板(2)的第一布线层(2i)的上表面(2ia)的平坦度比下表面(2ib)的平坦度低，设于第二布线层(2j)的第一图案(2jc)设置在与设于第一布线层(2i)的第一图案(2ic)重叠的位置。另外，在俯视时，设于第一布线层(2i)的第一图案(2ic)的面积比设于第二布线层(2j)的多个(例如两个)第二图案(2jd)的面积大，在设于第二布线层(2j)的第一图案(2jc)中形成有将第二绝缘层(2h)的一部分露出的第一开口部(2jm)。