公开(公告)号：CN102637739B

公开(公告)日：2017-04-12

申请号：CN201210028649.5

申请日：2012-02-07

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  小出优树

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7843 ,  H01L21/2686 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76837 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明的实施方式涉及一种具有张应力增加的绝缘膜的半导体器件及其制造方法。在半导体衬底之上形成氮化硅膜以便覆盖n沟道MISFET。氮化硅膜是可以由第一、第二和第三氮化硅膜制成的层叠膜。第一和第二氮化硅膜的总膜厚度小于在第一侧壁间隔体与第二侧壁间隔体之间的间距的一半。在沉积之后，第一和第二氮化硅膜受到处理以具有增加的张应力。第一、第二和第三氮化硅膜的总膜厚度不少于在第一与第二侧壁间隔体之间的间距的一半。第三氮化硅膜未受到增加张应力的处理或者可以受到更少数量的这样的处理。

公开(公告)号：CN104766787B

公开(公告)日：2019-09-27

申请号：CN201510005100.8

申请日：2015-01-06

Applicant: 瑞萨电子株式会社

Inventor： 萩原琢也 ,  村田龙纪 ,  田所昌洋

IPC: H01L21/027

Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。

公开(公告)号：CN104795352B

公开(公告)日：2019-06-11

申请号：CN201510026741.1

申请日：2015-01-20

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  丸山隆弘

IPC: H01L21/764 ,  H01L21/8234

CPC classification number: H01L29/0649 ,  H01L21/02107 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/76224 ,  H01L21/764

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。本发明的目标在于提供一种具有改进性能的半导体器件。一种制造半导体器件的方法包括：形成沟槽，并且然后通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第一绝缘膜以利用该绝缘膜覆盖沟槽的侧表面；通过PECVD形成由氧化硅膜制成的第二绝缘膜以利用该第二绝缘膜经由该第一绝缘膜覆盖沟槽的侧表面；以及通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第三绝缘膜，以利用该第三绝缘膜使得沟槽闭合，同时在沟槽中留出空间。

公开(公告)号：CN104766787A

公开(公告)日：2015-07-08

申请号：CN201510005100.8

申请日：2015-01-06

Applicant: 瑞萨电子株式会社

Inventor： 萩原琢也 ,  村田龙纪 ,  田所昌洋

IPC: H01L21/027

Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。

公开(公告)号：CN102637739A

公开(公告)日：2012-08-15

申请号：CN201210028649.5

申请日：2012-02-07

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  小出优树

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7843 ,  H01L21/2686 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76825 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76837 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明的实施方式涉及一种具有张应力增加的绝缘膜的半导体器件及其制造方法。在半导体衬底之上形成氮化硅膜以便覆盖n沟道MISFET。氮化硅膜是可以由第一、第二和第三氮化硅膜制成的层叠膜。第一和第二氮化硅膜的总膜厚度小于在第一侧壁间隔体与第二侧壁间隔体之间的间距的一半。在沉积之后，第一和第二氮化硅膜受到处理以具有增加的张应力。第一、第二和第三氮化硅膜的总膜厚度不少于在第一与第二侧壁间隔体之间的间距的一半。第三氮化硅膜未受到增加张应力的处理或者可以受到更少数量的这样的处理。

公开(公告)号：CN104795352A

公开(公告)日：2015-07-22

申请号：CN201510026741.1

申请日：2015-01-20

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  丸山隆弘

IPC: H01L21/764 ,  H01L21/8234

CPC classification number: H01L29/0649 ,  H01L21/02107 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/76224 ,  H01L21/764

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。本发明的目标在于提供一种具有改进性能的半导体器件。一种制造半导体器件的方法包括：形成沟槽，并且然后通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第一绝缘膜以利用该绝缘膜覆盖沟槽的侧表面；通过PECVD形成由氧化硅膜制成的第二绝缘膜以利用该第二绝缘膜经由该第一绝缘膜覆盖沟槽的侧表面；以及通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第三绝缘膜，以利用该第三绝缘膜使得沟槽闭合，同时在沟槽中留出空间。

公开(公告)号：CN101593764B

公开(公告)日：2013-08-21

申请号：CN200910141195.0

申请日：2009-05-26

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  辻内干夫

IPC: H01L27/22 ,  H01L23/532 ,  H01L21/82 ,  H01L21/768

CPC classification number: H01L27/224 ,  B82Y25/00 ,  B82Y40/00 ,  H01F10/3254 ,  H01F41/302 ,  H01F41/307 ,  H01L43/08 ,  H01L43/12

Abstract: 本发明使得可以获得一种能够形成可靠性高的上布线而对用于MTJ器件的磁材料的性质无有害影响的半导体器件及其制造方法。用可还原NH3或者H2施加等离子体处理作为预处理。随后，用以在MTJ器件上施以拉伸应力的拉伸应力氮化硅膜形成于包层上方和其中未形成包层的层间电介质膜上方。接着，用以在MTJ器件上施以压缩应力的压缩应力氮化硅膜形成于拉伸应力氮化硅膜上方。用于形成拉伸应力氮化硅膜和压缩应力氮化硅膜的条件如下：使用平行板型等离子体CVD装置；在0.03到0.4W/cm2的范围中设置射频功率；在200℃到350℃的范围中设置膜形成温度。