公开(公告)号：CN116544227A

公开(公告)日：2023-08-04

申请号：CN202310017127.3

申请日：2023-01-06

Applicant: 瑞萨电子株式会社

Inventor： 森和久 ,  波多俊幸

IPC: H01L25/18 ,  H02J7/00 ,  H01L25/07 ,  H01L23/52 ,  H03K17/687

Abstract: 本公开涉及半导体器件和电路设备。提高了半导体器件的性能。减少了使用半导体器件作为开关的电路设备的损耗。一种半导体器件(100)包括：具有p型第一MOSFET(1Q)和第一寄生二极管(D1)的第一半导体芯片(CHP1)；以及具有n型第二MOSFET(2Q)和第二寄生二极管(D2)的第二半导体芯片(CHP2)。在第一半导体芯片(CHP1)和第二半导体芯片(CHP2)的前表面上，分别形成有第一源电极(SE1)和第一栅极布线(GW1)以及第二源电极和第二栅极布线。在第一半导体芯片和第二半导体芯片的后表面上，分别形成有第一漏电极(DE1)和第二漏电极(DE2)。第二后表面(BS2)和第一前表面(TS1)彼此面对，使得第二漏电极(DE2)和第一源电极(SE1)经由导电膏彼此接触。

公开(公告)号：CN118352236A

公开(公告)日：2024-07-16

申请号：CN202311681167.4

申请日：2023-12-08

Applicant: 瑞萨电子株式会社

Inventor： 柳川洋 ,  中柴康隆 ,  森和久 ,  长谷川浩一

IPC: H01L21/336 ,  H01L29/78 ,  H01L23/34

Abstract: 本公开涉及一种半导体器件、制造半导体器件的方法、以及半导体模块。根据本申请，可以提高半导体器件的可靠性。半导体器件具有第一区域和第二区域，第一区域中形成有MOSFET，第二区域中形成有温度传感器晶体管。本体区域被形成在第一区域的半导体衬底中，并且基极区域被形成在第二区域的半导体衬底中。源极区域被形成在本体区域中，并且发射极区域被形成在基极区域中。第一列区域被形成在位于本体区域下方的半导体衬底中，并且第二列区域被形成在位于基极区域下方的半导体衬底中。

公开(公告)号：CN112151614A

公开(公告)日：2020-12-29

申请号：CN202010572172.1

申请日：2020-06-22

Applicant: 瑞萨电子株式会社

Inventor： 嘉屋旨哲 ,  永久克己 ,  下村彰宏 ,  柳川洋 ,  森和久

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423

Abstract: 本申请涉及半导体器件。为了减小导通电阻同时抑制具有超级结结构的垂直MOSFET的特性变化的增加，垂直MOSFET包括具有n型漂移区的半导体衬底、在n型漂移区的表面上形成的p型基极区、以预定间隔布置在p型基极区下部的n型漂移区中的多个p型列区、底表面到达比p型基极区更深的位置并且布置在相邻p型列区之间的多个沟槽、在多个沟槽中形成的多个栅极电极、和在栅极电极的侧面上的p型基极区中形成的n型源极区。

公开(公告)号：CN116544221A

公开(公告)日：2023-08-04

申请号：CN202211677925.0

申请日：2022-12-26

Applicant: 瑞萨电子株式会社

Inventor： 中柴康隆 ,  柳川洋 ,  森和久 ,  波多俊幸

IPC: H01L25/07 ,  H01L23/495 ,  H03K17/687

Abstract: 一种半导体装置包括：第一半导体芯片，其包括n型的第一MOSFET和第一寄生二极管；以及第二半导体芯片，其包括n型的第二MOSFET和第二寄生二极管。第一源极电极和第一栅极布线形成在第一半导体芯片的第一正面中，第一漏极电极形成在第一半导体芯片的第一背面中。第二源极电极和第二栅极布线形成在第二半导体芯片的第二正面中，第二漏极电极形成在第二半导体芯片的第二背面中。第一正面和第二正面彼此面对，使得第一源极电极和第二源极电极经由导电膏彼此接触。