公开(公告)号：CN117594598A

公开(公告)日：2024-02-23

申请号：CN202310902594.4

申请日：2023-07-21

Applicant: 瑞萨电子株式会社

Inventor： 比嘉友大 ,  酒井敦 ,  后藤洋太郎

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8234

Abstract: 本公开的实施例涉及一种半导体器件及其制造方法。一种半导体器件包括其中形成有MISFET的单元区域和在平面图中围绕单元区域的外围区域。在单元区域和外围区域中，n型杂质区域形成在半导体衬底中。在半导体衬底中，元件隔离部分、p型杂质区域和n型杂质区域形成在外围区域中以在平面图中围绕单元区域。p型杂质区域和n型杂质区域形成在单元区域中的半导体衬底中以接触杂质区域。元件隔离部分位于杂质区域中，并且与在杂质区域与杂质区域之间的结界面间隔开。

公开(公告)号：CN118676136A

公开(公告)日：2024-09-20

申请号：CN202410178347.9

申请日：2024-02-09

Applicant: 瑞萨电子株式会社

Inventor： 井上禅 ,  比嘉友大

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/36 ,  H01L23/58

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件，包括第一阱区域、第二阱区域、体区域和阴极区域。体区域的杂质浓度比第一阱区域的杂质浓度高，并且第二阱区域的杂质浓度比体区域的杂质浓度高。在平面图中，体区域包括阴极区域，并且阴极区域包括第二阱区域。阴极区域配置齐纳二极管的阴极，并且第一阱区域、第二阱区域和体区域配置齐纳二极管的阳极。