公开(公告)号：CN101359586B

公开(公告)日：2011-09-14

申请号：CN200810134716.5

申请日：2008-07-23

Applicant: 瑞萨电子株式会社

Inventor： 藤井一行 ,  花崎稔 ,  川原田元 ,  滝正和 ,  津田睦

IPC: H01L21/00 ,  C23C16/44

CPC classification number: H01L21/67069 ,  C23C16/4405 ,  C23C16/52 ,  H01J37/32357 ,  H01J37/32862 ,  H01J37/32963

Abstract: 由于远程等离子体清洁与成膜时不同，並非适合于等离子体激发的條件，因此局部地激发等离子体本身就比较困难，而且，在使用光的方法中，存在着检测窗模糊这一CVD工艺中不可避免的问题，因而并不适合于量产步骤。用来解决这些问题的本案发明的概要是一种反复进行下述步骤的半导体集成电路装置的制造方法，即：在反应室内使用等离子体来激发反应气体以堆积所需的膜的步骤；以及向该反应室内导入在远程等离子体激发室内经过激发的清洁气体而在非等离子体激发环境下对该反应室进行远程等离子体清洁的步骤，其中，通过电容耦合型的等离子体激发系统，于反应室或用来进行反应室的排气的真空系统内生成局部等离子体，并对该等离子体的电气特性进行监控，以此检测出远程等离子体清洁的终点。