-
公开(公告)号：CN102714175A
公开(公告)日：2012-10-03
申请号：CN201080062267.3
申请日：2010-02-03
Applicant: 瑞萨电子株式会社
Inventor： 清水洋治
IPC: H01L21/82 , H01L21/822 , H01L27/04
CPC classification number: H01L27/0207 , H01L27/092 , H01L27/11803 , H01L27/1446 , H01L31/03926 , H01L31/075 , H01L2027/11861 , H01L2027/11881
Abstract: 本发明提供一种即使在伴随MISFET的精细化而导入的新的布图规则的状况下，也能减小构成数字电路的标准单元的布图面积的技术。例如，在标准单元的CL的两端的角部，突出布线PL1A从电源布线L1A向标准单元CL的内部（Y方向）突出，并且形成从突出的PL1A向X方向弯曲了的弯曲部BD1A。而且，通过栓塞PLG将该弯曲部BD1A和p型半导体区域PDR连接起来。
-
公开(公告)号：CN101673742B
公开(公告)日：2013-11-20
申请号：CN200910160028.0
申请日：2009-07-17
Applicant: 瑞萨电子株式会社
Inventor： 清水洋治
IPC: H01L27/088 , H01L23/52
CPC classification number: H01L27/088 , H01L21/823437 , H01L27/0207
Abstract: 本发明是关于半导体集成电路装置，提供一种既可确保电路单元在芯片上的安装率并且可确保微细化有所进展的半导体组件及布线的均等性的技术。将形成NAND电路单元的n通道型MISFETQn2及n通道型MISFETQn3各自的栅极电极4设为同一节点，并根据相同的输入信号而同时进行导通/断开动作的构造。n信道型MISFETQn2及n通道型MISFETQn3设为邻接而配置，且电性串联连接的构造。而且，将形成NAND电路单元的p通道型MISFETQp3及p通道型MISFETQp4各自的栅极电极4设为同一节点，并根据相同的输入信号而同时进行导通/断开动作的构造。p信道型MISFETQp3及p通道型MISFETQp4设为邻接而配置，且电性串联连接的构造。
-
公开(公告)号：CN102714175B
公开(公告)日：2014-12-17
申请号：CN201080062267.3
申请日：2010-02-03
Applicant: 瑞萨电子株式会社
Inventor： 清水洋治
IPC: H01L21/82 , H01L21/822 , H01L27/04
CPC classification number: H01L27/0207 , H01L27/092 , H01L27/11803 , H01L27/1446 , H01L31/03926 , H01L31/075 , H01L2027/11861 , H01L2027/11881
Abstract: 提供一种即使在伴随MISFET的精细化而导入的新的布图规则的状况下，也能减小构成数字电路的标准单元的布图面积的技术。例如，在标准单元的CL的两端的角部，突出布线PL1A从电源布线L1A向标准单元CL的内部（Y方向）突出，并且形成从突出的PL1A向X方向弯曲了的弯曲部BD1A。而且，通过栓塞PLG将该弯曲部BD1A和p型半导体区域PDR连接起来。
-
公开(公告)号：CN101673711B
公开(公告)日：2014-06-04
申请号：CN200910140258.0
申请日：2009-07-13
Applicant: 瑞萨电子株式会社
IPC: H01L21/8234 , H01L21/768 , H01L27/088 , H01L23/528
CPC classification number: H01L27/088 , H01L27/0207 , H01L27/11807
Abstract: 本发明提供了一种即使在高度小型化的电路单元中仍然可以防止电路可靠性下降的电路布局设计方法。为了防止来自电势差大的电源电势或者参考电势的噪声影响栅极电极并且造成故障，要求连接到栅极电极的第一塞与对其供应电源电势或者参考电势的第二塞相互隔开如下距离，该距离足以让来自电源电势或者参考电势的噪声不影响第一塞。为此，在按照相等间隔放置于布线以下的第二塞之中，在平面布局设计之时仅删除在没有与第一塞充分隔开的布局位置放置的第二塞。
-
-
-
Search Results
4
records
(took 0.029 seconds)
