-
公开(公告)号:CN100575098C
公开(公告)日:2009-12-30
申请号:CN200610107821.0
申请日:2006-07-24
Applicant: 精工爱普生株式会社
CPC classification number: G03G15/326 , G03G15/04072
Abstract: 一种行式打印头,具备:具有复数的有机EL元件的元件基板;配置在所述元件基板上,具有透光性的接合层;经所述接合层被与所述元件基板接合,具有覆盖所述接合层的至少一部分的反射膜的反射基板;由所述有机EL元件发出的光穿过所述接合层分别射出的复数的射出部。
-
公开(公告)号:CN100468824C
公开(公告)日:2009-03-11
申请号:CN200510009200.4
申请日:2002-01-25
Applicant: 精工爱普生株式会社
CPC classification number: H01L21/0337 , C23C14/042 , C23C14/12 , H01L21/0332 , H01L27/3244 , H01L51/0011
Abstract: 本发明的课题是,提供一种对构成有机EL元件的像素的薄膜图形能以对应于高精细像素的精度成膜的掩模。根据本发明的一种掩模,用于在被成膜面上按照规定图形形成薄膜,具有对应于上述图形的开口部,其特征在于:该掩模由单晶硅构成,上述开口部的尺寸在掩模的厚度方向规定位置即边界位置处对应于上述图形的尺寸,从上述边界位置朝向两个掩模面比上述图形增大,从上述边界位置到各掩模面的距离不同。
-
公开(公告)号:CN100414682C
公开(公告)日:2008-08-27
申请号:CN200510092150.0
申请日:2005-08-23
Applicant: 精工爱普生株式会社
IPC: H01L21/768 , H01L21/3205 , C23C28/02
CPC classification number: H05K3/143 , H01L51/56 , H05K3/244 , H05K2201/0347 , Y10T428/12882 , Y10T428/24917
Abstract: 提供一种不但能削减贵金属材料用量,而且还能以高生产能力形成低电阻电配线的成膜方法等。所述方法是在基板(50)上形成薄膜(52)的图案(12)的成膜方法,其中具有:借助于掩膜通过气相生长法使金属基底膜(60)在基板(50)上成膜,形成图案(12)的第一工序;和对基板(50)实施电镀处理使金属膜(65)在由金属基底层构成的图案(12)上成膜的第二工序。
-
公开(公告)号:CN100999811A
公开(公告)日:2007-07-18
申请号:CN200710002105.0
申请日:2007-01-10
Applicant: 精工爱普生株式会社
Inventor: 四谷真一
IPC: C23C14/04 , C23C14/24 , C23C16/04 , H01L51/56 , H01L51/00 , H01L21/285 , H01L21/768 , H01L21/00 , H05B33/10
CPC classification number: C23C14/042 , H05B33/10
Abstract: 本发明提供一种在能够以出色的尺寸精度形成如阴极那样的线状体的气相成膜法中所采用的掩模、使用该掩模形成线状体的成膜方法、具备通过该成膜方法而形成的线状体且特性高的发光装置以及电子设备。掩模(40)将一面侧固定于基板,从另一面侧通过气相工艺供给膜材料,在基板的表面形成大致平行并设的多个线状体,其中,包括:具有与所述线状体的图案对应的多个开口部(42)的掩模主体(41);和按照横断开口部(42)的方式设置且具有防止因自重导致的掩模主体(41)变形的功能的加强梁(44),该加强梁(44)在开口部(42)的厚度方向上,被设置成偏向所述另一面侧。
-
公开(公告)号:CN1916228A
公开(公告)日:2007-02-21
申请号:CN200610105814.7
申请日:2006-07-12
Applicant: 精工爱普生株式会社
CPC classification number: C23C14/042 , B82Y30/00 , H01L51/0011
Abstract: 提供一种掩模,包括:具有开口的底座基板;薄片,其具有定位于所述底座基板的所述开口的开口图案;插塞,其可卸除地配置于所述底座基板;和接合材,其接合所述薄片与所述插塞。
-
公开(公告)号:CN1834282A
公开(公告)日:2006-09-20
申请号:CN200610005914.2
申请日:2006-01-19
Applicant: 精工爱普生株式会社
IPC: C23C14/04 , C23C18/06 , H01L21/768 , H01L21/283 , H01L21/3205 , H05B33/10
CPC classification number: C23C14/042 , C23C16/042
Abstract: 本发明提供一种能够可靠地得到多个膜图案的成膜装置及成膜方法。本发明的成膜装置,其特征在于,具有:掩模部件,其由硅构成并具有所定图案的第1开口部(31);磁性部件(4),其由磁性材料构成并具备第(2)开口部(41),以在该第(2)开口部(31)的俯视内侧配设上述第1开口部的方式与上述掩模部件(3)对位而成;基板夹持用部件(1),其在与上述磁性部件(4)之间从该磁性部件(4)侧依次夹持上述掩模部件(3)和被成膜基板(2),同时通过在该磁性部件(4)之间所产生的磁力将上述掩模部件(3)和上述被成膜基板(2)密接。
-
公开(公告)号:CN1811594A
公开(公告)日:2006-08-02
申请号:CN200610005011.4
申请日:2006-01-18
Applicant: 精工爱普生株式会社
IPC: G03F7/00 , G03F7/20 , H01L21/027
CPC classification number: G03F7/2014 , G03F1/50 , G03F7/70791
Abstract: 一种能够提高掩模强度及高分辨率地形成图形作为布线图形的图形区域、且一并形成大面积的图形区域的掩模。本发明的掩模,是用于在基板上形成规定图形的掩模,其特征在于具备设有与规定图形对应的开口部(16)的图形形成构件(10)、和重叠设置在上述图形形成构件(10)的一面的图形保持构件(12)。
-
公开(公告)号:CN1800432A
公开(公告)日:2006-07-12
申请号:CN200510137864.9
申请日:2005-12-29
Applicant: 精工爱普生株式会社
CPC classification number: H01L21/3081 , C23C14/042 , C23C14/12 , H01L21/3083 , H01L21/6831 , H01L51/56
Abstract: 提供一种能够防止并抑制掩模中的弯曲的产生,而且能够容易地进行高精度的蒸镀等掩模成膜的成膜方法。本发明的成膜方法是通过掩模(1)在被成膜基板(4)上形成膜图案的成膜方法,其特征在于,从成膜材料的供给源(12)侧依次配设有上述掩模(1)、上述被成膜基板(4)、和与该被成膜基板(4)的接面平坦的第(1)部件(5),并将上述掩模(1)和上述第(1)部件(4)边磁力吸引边进行掩模成膜。
-
公开(公告)号:CN1750250A
公开(公告)日:2006-03-22
申请号:CN200510092150.0
申请日:2005-08-23
Applicant: 精工爱普生株式会社
IPC: H01L21/768 , H01L21/3205 , C23C28/02
CPC classification number: H05K3/143 , H01L51/56 , H05K3/244 , H05K2201/0347 , Y10T428/12882 , Y10T428/24917
Abstract: 提供一种不但能削减贵金属材料用量,而且还能以高生产能力形成低电阻电配线的成膜方法等。所述方法是在基板(50)上形成薄膜(52)的图案(12)的成膜方法,其中具有:借助于掩膜通过气相生长法使金属基底膜(60)在基板(50)上成膜,形成图案(12)的第一工序;对基板(50)实施电镀处理使金属膜(65)在由金属基底层构成的图案(12)上成膜的第二工序。
-
-
-
-
-
-
-
-
-