公开(公告)号：CN1510728A

公开(公告)日：2004-07-07

申请号：CN200310123265.2

申请日：2003-12-23

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: H01L21/60 ,  H01L21/50 ,  H01L25/00

CPC classification number: H01L24/02 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/13009 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06593 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01052 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  Y10S438/977 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 本发明涉及半导体装置的制造方法、半导体装置、电路和电子设备。本发明提供通过在半导体芯片的层叠时使位置配合变得容易，能够回避在端子间的短路，并能够提高各半导体芯片的电极间的连接可靠性的半导体装置的制造方法、半导体装置、电路基片和电子设备。设置在半导体芯片1上设置开口孔，在该开口孔中填充铜等导电部件，并使该导电部件的上面变成凹形形状部分31、32、33、34的端子。

公开(公告)号：CN1763567A

公开(公告)日：2006-04-26

申请号：CN200510116466.9

申请日：2005-10-20

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: G02B3/00 ,  G02B1/04 ,  G02B3/08 ,  G03B21/62

CPC classification number: G02B3/0031 ,  G02B3/0043

Abstract: 本发明公开了一种透镜衬底，其含有第一表面和与第一表面相反的第二表面。光线可以从其第一表面进入透镜衬底，然后从其第二表面离开。所述透镜衬底包括：多个凸透镜(微透镜21)，这些凸透镜形成在透镜衬底的第一表面上，光线可以从第一表面进入透镜衬底；和着色部分22，该着色部分被提供在具有多个凸透镜的透镜衬底第一表面上。所述着色部分22由多个区域构成，每一区域含有不同百分比含量的着色剂，并且所述多个区域被层压在着色部分22的厚度方向上。

公开(公告)号：CN1601727A

公开(公告)日：2005-03-30

申请号：CN200410079857.3

申请日：2004-09-23

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05548 ,  H01L2224/13009 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19011 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明提供一种中间芯片，用于取得半导体芯片间的电连接，具有：具有第一面和第二面的基板；向该基板的所述的一面侧突出的贯通电极；在所述基板的第二面侧，在俯视的状态下，配置在与所述贯通电极不同的位置上的柱电极；配置在所述基板中或所述基板面上，使所述贯通电极和所述柱电极导通的布线部。根据本发明，在三维芯片层叠技术中，使再配置布线成为可能。

公开(公告)号：CN100514584C

公开(公告)日：2009-07-15

申请号：CN200310123265.2

申请日：2003-12-23

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: H01L21/50 ,  H01L21/60 ,  H01L25/00 ,  H05K1/11 ,  H05K3/46

CPC classification number: H01L24/02 ,  H01L21/76898 ,  H01L23/481 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04042 ,  H01L2224/13009 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06593 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01052 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  Y10S438/977 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 本发明涉及半导体装置的制造方法、半导体装置、电路和电子设备。本发明提供通过在半导体芯片的层叠时使位置配合变得容易，能够回避在端子间的短路，并能够提高各半导体芯片的电极间的连接可靠性的半导体装置的制造方法、半导体装置、电路基片和电子设备。设置在半导体芯片1上设置开口孔，在该开口孔中填充铜等导电部件，并使该导电部件的上面变成凹形形状部分31、32、33、34的端子。

公开(公告)号：CN100412571C

公开(公告)日：2008-08-20

申请号：CN200510116466.9

申请日：2005-10-20

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: G02B3/00 ,  G02B1/04 ,  G02B3/08 ,  G03B21/62

CPC classification number: G02B3/0031 ,  G02B3/0043

Abstract: 本发明公开了一种透镜衬底，其含有第一表面和与第一表面相反的第二表面。光线可以从其第一表面进入透镜衬底，然后从其第二表面离开。所述透镜衬底包括：多个凸透镜(微透镜21)，这些凸透镜形成在透镜衬底的第一表面上，光线可以从第一表面进入透镜衬底；和着色部分22，该着色部分被提供在具有多个凸透镜的透镜衬底第一表面上。所述着色部分22由多个区域构成，每一区域含有不同百分比含量的着色剂，并且所述多个区域被层压在着色部分22的厚度方向上。

公开(公告)号：CN100440488C

公开(公告)日：2008-12-03

申请号：CN200410079857.3

申请日：2004-09-23

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: H01L23/00 ,  H01L23/12 ,  H01L23/48 ,  H01L25/00

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/05548 ,  H01L2224/13009 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06572 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19011 ,  H01L2224/81 ,  H01L2924/00

Abstract: 本发明提供一种中间芯片，用于取得半导体芯片间的电连接，具有：具有第一面和第二面的基板；向该基板的所述的一面侧突出的贯通电极；在所述基板的第二面侧，在俯视的状态下，配置在与所述贯通电极不同的位置上的柱电极；配置在所述基板中或所述基板面上，使所述贯通电极和所述柱电极导通的布线部。根据本发明，在三维芯片层叠技术中，使再配置布线成为可能。

公开(公告)号：CN1767725A

公开(公告)日：2006-05-03

申请号：CN200510116055.X

申请日：2005-10-25

Applicant: 精工爱普生株式会社

Inventor： 松井邦容

IPC: H05K3/10 ,  H05K3/12 ,  H05K3/18 ,  H05K1/16

CPC classification number: H05K3/246 ,  C23C18/1605 ,  C23C18/2033 ,  C23C18/208 ,  C23C18/30 ,  H05K3/125 ,  H05K3/386 ,  H05K2201/0347 ,  H05K2203/013 ,  H05K2203/0716

Abstract: 本发明提供了一种形成具有优良的导电率并且与基底的粘结更好的导电图案的方法，从而能够形成厚的导电图案。此方法包括如下步骤：制备基底；通过液滴喷射的方法在基底上形成含有金属粒子的金属核，以使金属核具有与预定图案基本相同的图案；以及通过至少进行一次无电电镀形成覆盖金属核的表面的镀层，从而得到导电图案。本发明也提供了具有以此方法形成的导电图案的线路基底、装配有该线路基底的电子器件以及装配有该电子器件的电子设备。